Abstract:
VISI(Very Large Scale Integration)기술을 이용한 디지탈 프로세서 설계에서, 신경망 전용 프로세서의 구현 또는 신경망 전용 병렬 프로세서의 구현에 관한 것이다. 본 발명은 연산의 파이프라인 동작을 위해서 분리된 메모리 구성(WM,XM)을 갖는 메모리 및 범용 레지스터 블럭(10), 프로그램 메모리 및 제어 블럭(11), 각종 연산을 수행하는 연산기 블럭(12) 및 프로세서 간 통신을 위한 통신 블럭(13)의 4개의 블럭; 그리고 프로그램용 버스(14)와 데이타용 버스(15)로 분리된 형태의 버스(BUS)로 구성되는 것을 특징으로 하여, 현재의 디지탈 방식의 VLSI 기술을 이용하여 신경망 모델을 시뮬레이션 하기 위한 하드웨어(칩)를 안정성있게 제작할 수 있는 효과가 있다.
Abstract:
selecting a unit substrate in first row or the last row by regarding a unit processor as a unit substrate; determining the direction of the unit substrate; matching the unit substrates in the selected row in the determined direction; arranging the unit substrates from the upper part of the row to the bottom part thereof, or from the bottom part thereof to the upper part thereof in a row sequence; in case of arranging the unit substrates in a reverse direction to those of a normal state, crossly arranging the unit substrates with those of the previous row; checking whether all unit substrates are arranged; if all are arranged, connecting the unit substrates to a cable in a basic distance in an east-west direction; connecting the unit substrates in the same row to the other cable in a distance obtained by multiplying the total numbers of unit substrates in a north-south direction; and if all of the unit substrates is not arranged, selecting the other unit substrates in the next row, and arranging the unit substrates by rotating the unit substrates by 90 degree in clockwise and counter-clockwise direction.