-
公开(公告)号：KR1020050058161A
公开(公告)日：2005-06-16
申请号：KR1020030090418
申请日：2003-12-11
Applicant: 한국전자통신연구원
IPC: G10L15/16
Abstract: 본 발명은 잡음환경에서 강인한 음성인식을 위해 신경망을 기반으로 음성과 영상정보를 효율적으로 융합하고, 이동단말기에서의 명령어 사용패턴인 문맥정보와 후처리 방법을 사용하여 음성, 영상 및 문맥에 대한 통합 인식을 수행함으로써 음성 인식률을 보다 향상시킬 수 있는 신경망에 기반한 음성인식 장치 및 방법에 관한 것이다.
본 발명의 통합 음성인식 방법은, 입력되는 음성 및 영상 신호로부터 특징 벡터를 추출하는 특징 추출단계; 음성 및 영상 정보를 신경망을 기반으로 융합하여 사용자 음성을 인식하는 이중모드 신경망 인식 단계; 이동 단말기에서의 사용자 명령어 패턴을 인식하는 문맥정보 인식 단계; 및 이중모드 신경망 인식 결과와 문맥정보 인식 결과를 통합하여 최종 인식결과를 출력하는 후처리 단계;로 이루어진다.-
公开(公告)号：KR1019960001949B1
公开(公告)日：1996-02-08
申请号：KR1019920009678
申请日：1992-06-04
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: a first buffer for supplying a clock signal to 36 parallel processors without time delay; a second buffer for producing an input/output ready signal of an AT-bus; a fourth buffer for connecting the AT-bus and a process board; a third buffer for sending an output signal from the fourth buffer to a decoder; a fifth buffer for outputting a record and read control signal of a memory; a decoder for decoding an address and data value from the AT-bus; a first selector for producing a signal which selects a DNP chip; a fourth selector for selecting a run or reset signal; a fifth selector for producing a RAM operating signal; a second selector for outputting a memory select signal to the parallel processor; a third selector for outputting a buffer enable signal to the parallel processor; a first communication unit for receiving a flag state of data input/output state check value of the DNP chip through the fourth buffer and for allowing a PC to read the flag state; a third communication unit for allowing an IBM-PC to read a set value of the flag state through the fourth buffer; and a second communication unit for allowing the IBM-PC to read or write data at an input/output port through the fourth buffer.
Abstract translation: 用于向36个并行处理器提供时钟信号的第一缓冲器，没有时间延迟; 用于产生AT总线的输入/输出就绪信号的第二缓冲器; 用于连接AT总线和处理板的第四缓冲器; 用于将输出信号从第四缓冲器发送到解码器的第三缓冲器; 用于输出存储器的记录和读取控制信号的第五缓冲器; 解码器，用于从AT总线解码地址和数据值; 用于产生选择DNP芯片的信号的第一选择器; 用于选择运行或复位信号的第四选择器; 用于产生RAM操作信号的第五选择器; 第二选择器，用于向所述并行处理器输出存储器选择信号; 第三选择器，用于向所述并行处理器输出缓冲器使能信号; 第一通信单元，用于通过第四缓冲器接收DNP码片的数据输入/输出状态检查值的标志状态，并允许PC读取标志状态; 第三通信单元，用于允许IBM-PC通过第四缓冲器读取标志状态的设定值; 以及第二通信单元，用于允许IBM-PC通过第四缓冲器在输入/输出端口读或写数据。
-
-
公开(公告)号：KR1019950014161B1
公开(公告)日：1995-11-22
申请号：KR1019930028476
申请日：1993-12-18
Applicant: 한국전자통신연구원
IPC: G06F9/38
Abstract: writing a command word in a first register by using negative and positive edges of a clock when an instruction pre-fetch register IPFR signal is provided; outputting an operand control signal from a first decoder after a half-cycle is passed from the IPFR signal; providing the IPFR signal to a second register after the half-cycle is passed from the IPFR signal; and outputting the output signal to the destination from a second decoder after the half-cycle is passed from the IPFR signal.
Abstract translation: 当提供指令预取寄存器IPFR信号时，通过使用时钟的负边沿和正边沿将第一寄存器中的命令字写入; 在从所述IPFR信号通过半周期之后，从第一解码器输出操作数控制信号; 在从所述IPFR信号通过所述半周期之后，将IPFR信号提供给第二寄存器; 并且在从IPFR信号通过半周期之后，将输出信号从第二解码器输出到目的地。
-
公开(公告)号：KR1019950022338A
公开(公告)日：1995-07-28
申请号：KR1019930028258
申请日：1993-12-17
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: 본 발명은 디지탈 초 고집적회로의 제작기술을 이용한 MIMD방식으로 동작할 수 있는 어레이 프로세서의 설계에 있어서, 어레이 프로세서들 간에 핸드 쉐이킹 방법으로 데이타 통신을 하는 통신회로에 관한 것이다. 본 발명에 따른 통신회로는 게이트 클럭이 없으며, 데이타를 저장하는 버퍼의 인에이블 신호를 안정되게 만들어주며, 어레이 프로세서는 각각의 내부 클럭 만을 사용한다. 따라서, 클럭스큐와 글리치 등에 대한 적용성이 높고 안정되게 동작할 수 있도록 한다. 이외에 통신을 이한 프로토콜의 환경 설정을 빨리 할 수 있도록 하여 시스템 차원에서 어레이 프로세서의 동작지연이 없도록 한다.
-
Patent Agency Ranking
公开(公告)号：KR1019950008395B1
公开(公告)日：1995-07-28
申请号：KR1019920006118
申请日：1992-04-13
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: The interface equipment controls data transmission between MIMD (Multiple Instruction Multiple data) type parallel processor and host computer in real-time. This interface using RAM is applicable to time division multiplexing method. The interface equipment consists of host computer(1), counter(31), flag generator(32), address register(33), three state buffer(34), increment circuit(35), comparison block(36) and dual port RAM(37). Each element is connected by address bus and data bus.
Abstract translation: 接口设备实时控制MIMD（多指令多数据）型并行处理器和主机之间的数据传输。 这种使用RAM的接口适用于时分复用方法。 接口设备由主机（1），计数器（31），标志发生器（32），地址寄存器（33），三态缓冲器（34），增量电路（35），比较块（36）和双端口RAM （37）。 每个元件通过地址总线和数据总线连接。
-
公开(公告)号：KR1019930022213A
公开(公告)日：1993-11-23
申请号：KR1019920006002
申请日：1992-04-10
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: 본 발명은 신경망(neural network)인 병렬 프로세서(parellel processor)의 실시간 데이타 처리방법에 관한 것으로, 호스트 컴퓨터에서 병렬 프로세서(fine granin형 PE를 갖는 MIMD 프로세서)의 메모리에 베이스 어드레스를 보내도 PE는 상대 어드레스만 보내어 베이스 어드레스의 크기(k)에 대해서 2
k 배로 각 PE의 메모리를 확장(2
k 개의 메모리모듈)하여 사용하는 모듈러 메모리를 구성하고, 신경망의 응용 프로그램을 위한 데이타를 프로그램별로 분리하여 각 메모리모듈에 한번에 다운로딩한다. 이러한 구성에 동작신호를 보낼때 필요한 데이타가 있는 메모리모듈을 지정(베이스 어드레스의 지정)하여 해당 프로그램을 위한 메모리모듈을 사용하고, 새로운 프로그램의 다운로딩때는 이에 필요한 모듈을 새롭게 지정하는 방법을 이용하여 실시간 데이타처리가 되도록 하는 것이 특징이다.-
公开(公告)号：KR100576803B1
公开(公告)日：2006-05-10
申请号：KR1020030090418
申请日：2003-12-11
Applicant: 한국전자통신연구원
IPC: G10L15/16
Abstract: 본 발명은 잡음환경에서 강인한 음성인식을 위해 신경망을 기반으로 음성과 영상정보를 효율적으로 융합하고, 이동단말기에서의 명령어 사용패턴인 문맥정보와 후처리 방법을 사용하여 음성, 영상 및 문맥에 대한 통합 인식을 수행함으로써 음성 인식률을 보다 향상시킬 수 있는 신경망에 기반한 음성인식 장치 및 방법에 관한 것이다.
본 발명의 통합 음성인식 방법은, 입력되는 음성 및 영상 신호로부터 특징 벡터를 추출하는 특징 추출단계; 음성 및 영상 정보를 신경망을 기반으로 융합하여 사용자 음성을 인식하는 이중모드 신경망 인식 단계; 이동 단말기에서의 사용자 명령어 패턴을 인식하는 문맥정보 인식 단계; 및 이중모드 신경망 인식 결과와 문맥정보 인식 결과를 통합하여 최종 인식결과를 출력하는 후처리 단계;로 이루어진다.
음성 인식, 이중모드 인식, 신경망 인식기, BMNN, 역전파 학습알고리즘, 문맥정보 인식 -
-
-
-
-
-
-
-
Search Results
22
records
(took 0.019 seconds)
