-
公开(公告)号：KR100590764B1
公开(公告)日：2006-06-15
申请号：KR1020030090038
申请日：2003-12-11
Applicant: 한국전자통신연구원
IPC: G06F9/46
Abstract: 멀티프로세서 시스템에서 스케줄러를 이용한 대규모 데이터 처리 방법을 제시한다. 본 발명의 일 관점에 의한 데이터 처리 방법은, 데이터베이스 군에 저장된 대규모의 처리 데이터 및 데이터를 처리하는데 필요한 정보들로부터 데이터 처리를 위해 사용될 일련의 작업 명령들의 작업리스트를 작성하고, 스케줄러에 의해서 프로세서 군을 구성하는 개별 프로세서들 각각에 작업리스트의 일련의 작업 명령들을 할당하여 작업 명령들을 개별 프로세서들이 병렬 또는 순차적으로 처리한다.
멀티 프로세스, 멀티 프로세싱, 스케줄러, 데이터 처리, 데이터 베이스-
公开(公告)号：KR1020060064966A
公开(公告)日：2006-06-14
申请号：KR1020040103661
申请日：2004-12-09
Applicant: 한국전자통신연구원
Abstract: 본 발명은 가상의 통신 모듈 및 이를 이용한 통신 프로토콜 검증방법에 관한 것이다.
본 발명에 따른 가상의 통신 모듈 및 이를 이용한 통신 프로토콜 검증방법은 데이터를 보내거나 받는 요청을 하는 한쌍의 메시지 큐/클라이언트와, 기 요청에 응답해서 데이터를 보내거나 받는 한쌍의 메시지 큐/서버와, 상기 메시지 큐와 연동해서 데이터를 네트워크를 통해서 보내고 받는 네트워크/클라이언트 및 네트워크/서버를 포함하는 가상의 통신 모듈을 제공한다.
이러한 구성에 의하여, 본 발명은 통신시스템에서 운영되는 통신 프로토콜을 개발하는데 있어서 양방향 통신 환경이 소프트웨어로 구축되기 때문에 하드웨어 개발이 안된 상태에서도 통신 프로토콜 개발이 가능하며, 통신 프로토콜의 검증을 위해 별도로 모의 검증 환경을 구축할 필요가 없게 됨으로써, 개발을 상대적으로 용이하게 할 수 있으며, 모든 개발 환경이 소프트웨어로 이루어지기 때문에 디버깅이 쉬워서 개발기간을 획기적으로 줄일 수 있다.
통신, 프로토콜, 메시지 큐, 클라이언트, 서버, 네트워크-
公开(公告)号：KR1020050060300A
公开(公告)日：2005-06-22
申请号：KR1020030091884
申请日：2003-12-16
Applicant: 한국전자통신연구원
IPC: G06F17/50
Abstract: 테스트 시뮬레이션 결과의 애니메이션(animation)에 의한 회로 설계 검증 시스템 및 방법을 제시한다. 본 발명의 일 관점에 의한 회로 설계 검증 시스템은, 설계된 회로의 동작을 시뮬레이션하는 시뮬레이터(simulator), 및 시뮬레이터에 의한 시뮬레이션 결과를 사용자가 시각적으로 검증하도록 허용하기 위해 시뮬레이션 결과를 애니메이션 기법으로 시각화하는 애니메이터(animater)를 포함하여 구성될 수 있다.
-
公开(公告)号：KR100488803B1
公开(公告)日：2005-05-12
申请号：KR1020020079227
申请日：2002-12-12
Applicant: 한국전자통신연구원
IPC: G06F17/50
Abstract: 본 발명은 하드웨어 시스템을 설계하고 검증하는 전자 설계 자동화 (EDA) 환경에 적용되는 가상블록을 이용한 시뮬레이션 장치 및 방법에 관한 것이다. 본 발명의 시뮬레이션 장치 및 방법에 따르면, 설계된 시스템을 검증할 때 시간이 많이 걸리는 특정 하드웨어 블록에 대해 실제 설계 데이타를 이용하는 것이 아니라 특정 입력 패턴에 대해 상기 하드웨어 블록에서 동일한 동작을 나타내는 가상 블록을 적용한다. 본 발명의 시뮬레이션 장치 및 방법에서는 하드웨어 시스템이 여러 개의 하드웨어 블록으로 구성되어 있고, 일부 블록의 내부 회로가 매우 복잡하여 시뮬레이션 시간이 많이 걸릴 경우에, 그 복잡한 블록에 대해 초기 시뮬레이션에서의 결과를 이용해서 가상 블록으로 대체하고, 검증 시에 실제 블록을 대신해서 동작하도록 함으로써, 해당 블록의 복잡한 내부 모델을 시뮬레이션할 필요가 없이 단순화된 가상 블록이 입력 패턴에 대해 신호를 출력할 수 있으며, 이로 인해 검증시간을 획기적으로 줄일 수 있다.
-
公开(公告)号：KR1020040051364A
公开(公告)日：2004-06-18
申请号：KR1020020079285
申请日：2002-12-12
Applicant: 한국전자통신연구원
IPC: G06F11/22
Abstract: PURPOSE: A method for measuring a path code coverage is provided to reduce a delay by inserting an additional code for a coefficient into each graph model after understanding a basic block, as reading a source code of a designed hardware, and converting the basic block into a graph model. CONSTITUTION: A source file of the designed hardware is inputted(101). A modified design source file is generated by inserting the additional code into the source file(103). The path coverage data is obtained through a logical simulation using the modified design source file(106).
Abstract translation: 目的：提供一种用于测量路径代码覆盖率的方法，以便在理解基本块之后，将系数的附加代码插入到每个图模型中，作为读取设计硬件的源代码，并将基本块转换为 图形模型。 构成：输入设计硬件的源文件（101）。 通过将附加代码插入到源文件（103）中来生成修改后的设计源文件。 通过使用修改后的设计源文件（106）的逻辑仿真获得路径覆盖数据。
-
Patent Agency Ranking
公开(公告)号：KR101869325B1
公开(公告)日：2018-06-21
申请号：KR1020110133947
申请日：2011-12-13
Applicant: 한국전자통신연구원
Abstract: 본발명은코어정보및 쓰레드에코어를지정하는방식을정의한코어배정정보를저장하는코어배정데이터저장부, 코어배정데이터저장부에저장된코어정보와코어배정정보를이용하여쓰레드각각에상기코어를배정하는스케쥴러및 스케쥴러의배정명령에따라쓰레드별로코어를연결시키는바인더부를포함하는것을특징으로한다.
-
公开(公告)号：KR1020140047912A
公开(公告)日：2014-04-23
申请号：KR1020120114256
申请日：2012-10-15
Applicant: 한국전자통신연구원
Inventor： 김상필
IPC: G06F9/46
Abstract: Disclosed is a processing method using a thread in a multi-core processor environment. When an operating system creates a thread for performing a process, the present invention determines whether an external device requires processing based on thread information and creates the thread including a communication module if the external device requires processing in determination. The created thread including the communication module requests work processing to the external device and receives a work processing result from the external device, thereby improving the performance of a device by using the thread in a multi-core processor environment which ends thread work. [Reference numerals] (100) Main process; (130) Thread generation module; (140) Thread information; (150) Core binder; (170) Server; (180) Thread 0(including a communication module); (AA,BB,CC) Thread 0; (DD,120) Thread M(including the communication module); (EE) Operating system; (FF) Core 0; (GG) Core 1; (HH) Core 2; (II) Core M-1; (JJ) TCP/IP network; (KK) Thread 1(including the communication module); (LL) Thread 2(including the communication module); (MM) Thread K(including the communication module)
Abstract translation: 公开了在多核处理器环境中使用线程的处理方法。 当操作系统创建用于执行处理的线程时，本发明基于线程信息来确定外部设备是否需要处理，并且如果外部设备需要在确定中进行处理，则创建包括通信模块的线程。 包括通信模块在内的所创建的线程向外部设备请求工作处理，并从外部设备接收工作处理结果，从而通过在结束线程工作的多核处理器环境中使用线程来提高设备的性能。 （附图标记）（100）主工序 （130）线程生成模块; （140）线程信息; （150）核心粘合剂; （170）服务器; （180）线程0（包括通信模块）; （AA，BB，CC）线程0; （DD，120）线程M（包括通讯模块）; （EE）操作系统; （FF）核心0; （GG）核心1; （HH）核心2; （二）核心M-1; （JJ）TCP / IP网络; （KK）线程1（包括通讯模块）; （LL）线程2（包括通信模块）; （MM）线程K（包括通讯模块）
-
公开(公告)号：KR1020100068726A
公开(公告)日：2010-06-24
申请号：KR1020080127181
申请日：2008-12-15
Applicant: 한국전자통신연구원
CPC classification number: H04N21/4316 , H04N5/44591 , H04N21/2665 , H04N21/44004
Abstract: PURPOSE: A method and a system for simultaneously playing a graphic animation and a picture are provided to independently perform each operation without mutual interference by recording data in a spatially divided frame buffer. CONSTITUTION: A first thread(120) processes an image. A second thread(130) processes the graphic animation. An application program unit(110) plays a graphic animation and the picture and generates first and second threads which are independently operated without mutual synchronization or interference. A frame buffer(140) divides screen information processed by the first and second threads and stores the divided information. A screen output unit outputs each screen information stored in the frame buffer.
Abstract translation: 目的：提供用于同时播放图形动画和图像的方法和系统，以通过在空间分割的帧缓冲器中记录数据来独立地执行每个操作而没有相互干扰。 构成：第一个线程（120）处理图像。 第二个线程（130）处理图形动画。 应用程序单元（110）播放图形动画和图像，并且生成独立地操作而没有相互同步或干扰的第一和第二线程。 帧缓冲器（140）划分由第一和第二线程处理的屏幕信息，并存储划分的信息。 屏幕输出单元输出存储在帧缓冲器中的每个屏幕信息。
-
公开(公告)号：KR100923164B1
公开(公告)日：2009-10-23
申请号：KR1020070113572
申请日：2007-11-08
Applicant: 한국전자통신연구원
IPC: G06F17/50
Abstract: 본 발명은 소프트웨어 및 하드웨어로 구현된 영상코덱의 통합 시뮬레이션 방법에 관한 것으로, 소프트웨어 코덱을 기반으로 하드웨어 코덱의 개발시에, 다양한 입력 영상에 대한 코덱 파라미터를 변경하면서 소프트웨어 코덱 및 하드웨어 코덱을 다양하게 조합하여 흐름도에 정의된 정형화된 방식에 따라 시뮬레이션하고 그 결과를 검증할 수 있는, 소프트웨어 및 하드웨어로 구현된 영상코덱의 통합 시뮬레이션 방법을 제공하고자 한다.
이를 위하여, 본 발명은 시뮬레이션 방법에 있어서, 시뮬레이션을 위한 전체작업을 흐름도의 수행순서에 따라 배치되는 단위작업으로 구분하고, 각 단위작업을 작업 간의 연결성을 가지고 수행되는 연결노드, 연결성을 갖지 않고 독립적으로 수행되는 독립노드, 하위 계층구조로 안내하는 하위노드로 정의하는 단계; 상기 하위노드를 상기 흐름도에 연계된 여러 단계의 계층구조를 갖는 하위 흐름도로 표현하고, 상기 하위 흐름도에 사용된 각 단위작업을 연결성, 독립성 및 계층성에 따라 다시 연결노드, 독립노드 및 하위노드로 정의하는 단계; 및 상기 정의된 노드들에 의해 형성된 작업 흐름을 따라 시뮬레이션을 수행하는 단계를 포함한다.
소프트웨어 코덱, 하드웨어 코덱, 통합 시뮬레이션, 연결작업, 독립작업, 하위흐름도-
公开(公告)号：KR100914919B1
公开(公告)日：2009-08-31
申请号：KR1020070126488
申请日：2007-12-07
Applicant: 한국전자통신연구원
Abstract: 본 발명은 H.264/AVC 표준형 영상 부호화기(Encoder)에 사용되는 영상을 입력하기 위한 비디오 입력 장치에 관한 것이다.
본 발명에 따른 비디오 입력 장치는 자연 영상 입력을 위한 카메라 모드와 소정 파일 형태의 영상 데이터 입력을 위한 파일 모드를 동시에 지원함으로써, 디지털 비디오 저장기(DVR) 및 실시간 이동 단말기 애플리케이션 등에서는 실시간 자연 영상 입력을 위한 카메라 모드를 지원하고, 영상 컨텐츠의 부호화를 필요로 하는 멀티미디어 방송 애플리케이션 등에서는 소정 파일 형태의 영상 입력을 가능하게 한다.
특히, 본 발명에 따른 비디오 입력 장치는 상기 파일 모드 지원에 의해 추가적인 테스트용 인터페이스 장치 없이도 영상 데이터 부호화기 IP 개발(RTL 시뮬레이션 또는 FPGA 레벨 기능 검증) 단계에서 필요한 소정 형태의 영상 입력을 가능하게 하므로, 부가 장치를 필요로 하지 않으며, 또한 검증 시간도 단축시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.022 seconds)
