-
公开(公告)号：KR101677696B1
公开(公告)日：2016-11-18
申请号：KR1020100127579
申请日：2010-12-14
Applicant: 한국전자통신연구원
IPC: H04N19/573 , H04N19/533 , H04N19/56 , H04N19/61 , H04N19/59
CPC classification number: H04N19/557 , H04N19/53 , H04N19/533 , H04N19/56 , H04N19/61
Abstract: 움직임탐색시효율적인움직임벡터추출방법및 그장치가개시된다. 원영상에서탐색개시위치를결정하여나선형움직임탐색을수행하는단계및 P 픽처탐색시서브샘플링영상에서의탐색수행여부를판정하는단계를포함하는움직임벡터추출방법은서브샘플링영상을이용하면서나선형움직임탐색, 확장탬플릿의복수병용이라는방안을조합한새로운계층나선형움직임탐색방법인서브샘플링탐색에의한다수의움직임벡터후보검출에의해탐색정도(accuracy)를개선할수 있는효과가있다.
-
公开(公告)号：KR1020140072231A
公开(公告)日：2014-06-13
申请号：KR1020120134287
申请日：2012-11-26
Applicant: 한국전자통신연구원
IPC: H04N19/50 , H04N19/176 , H04N19/119 , H04N19/147 , H04N19/103 , H04N19/159
CPC classification number: H04N19/00569 , H04N19/103 , H04N19/119 , H04N19/147 , H04N19/176 , H04N19/50 , H04N19/96 , H04N19/159
Abstract: The present invention provides a method of determining a fast prediction mode of a video encoder capable of selectively terminating or omitting a splitting or pruning process based on a probability distribution of rate-distortion values to remove unnecessary calculation of the encoder, so that the encoder is enabled to determine the prediction at high speeds. The present invention includes: a method which can adaptively change termination and omission determination references of the splitting and pruning processes according to characteristics of an input video. When the method provided by the present invention is used, it is possible to set the reliability of termination and omission determination of the splitting and pruning processes, so that the trade-off between the decreased calculation quantity of the encoder and the deterioration of a video quality can be controlled.
Abstract translation: 本发明提供了一种确定视频编码器的快速预测模式的方法，该视频编码器能够基于速率失真值的概率分布选择性地终止或省略分割或修剪过程，以消除编码器的不必要的计算，从而编码器 能够在高速度下确定预测。 本发明包括：根据输入视频的特征，可以自适应地改变分割和修剪过程的终止和省略确定参考的方法。 当使用本发明提供的方法时，可以设定分割和修剪过程的终止和省略确定的可靠性，使得编码器的计算量减少与视频的劣化之间的折衷 质量可以控制。
-
公开(公告)号：KR1020110066526A
公开(公告)日：2011-06-17
申请号：KR1020090123214
申请日：2009-12-11
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A multi port memory controller and a multi port cache are provided to realize minimum circuit configuration and fast processing speed by grouping and processing transactions inputted through a plurality of ports. CONSTITUTION: A transaction grouping unit(111) groups transactions inputted through ports to a line unit of a single port memory. A transaction sorter(112) decides a process sequence of the transaction group and successively stores the transaction group. A transaction executor(114) reads the transaction group according to the stored sequence and generates location information, a control signal, and offset for processing the transaction group. The transaction executor offers the location information and the control signal to the single port memory, and also offers the offset to the data input/output controller(120).
Abstract translation: 目的：通过分组和处理通过多个端口输入的事务，提供多端口存储器控制器和多端口高速缓存，以实现最小电路配置和快速处理速度。 构成：事务分组单元（111）将通过端口输入的事务分组到单个端口存储器的行单元。 交易分类器（112）决定交易组的处理顺序，并连续地存储交易组。 事务执行器（114）根据所存储的序列读取事务组，生成用于处理事务组的位置信息，控制信号和偏移量。 交易执行者将位置信息和控制信号提供给单端口存储器，并且还向数据输入/输出控制器（120）提供偏移。
-
公开(公告)号：KR100912114B1
公开(公告)日：2009-08-13
申请号：KR1020070114425
申请日：2007-11-09
Applicant: 한국전자통신연구원
Abstract: 본 발명은 두 개의 XY 메모리를 사용하는 디지털 신호처리 프로세서(DSP)에서 간섭 그래프를 이용해 피연산자를 메모리에 효과적으로 할당하여 연산기에서 메모리 액세스에 따른 오버헤드의 감소시켜 처리 속도를 향상시키기 위한 메모리 운용 방법에 관한 것으로, 적어도 두 개의 메모리에 피연산자 변수들이 저장되어 연산을 수행하는 디지털 신호처리 프로세서에서의 메모리 운용 방법에 있어서, (a) 연산 명령을 해석하여 피연산자 변수들간의 연산 관계에 따른 간섭 그래프를 생성하는 단계; 및 (b) 상기 생성된 간섭 그래프로부터 획득된 각 집합에 속하는 피연산자 변수들이 동일 메모리에 할당되도록 제어하는 단계를 포함한다.
디지털, 신호, 처리, 프로세서, DSP, 메모리, 운용, 할당, 변수-
公开(公告)号：KR1020090065239A
公开(公告)日：2009-06-22
申请号：KR1020070132717
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: H04N19/433
CPC classification number: H04N19/433 , H04N19/176
Abstract: A motion estimation method for video encoding and a device thereof are provided to efficiently use a memory, when motion estimation is performed while an H.254 video is encoded. A CME(Coarse Mode Estimation) macro block buffer(223) stores only odd-numbered unit rows in a macro block of the current frame. A CME reference area buffer(221) stores only odd-numbered unit rows of a brightness signal of a reference frame corresponding to the macro block of the current frame. A 2-pixel estimator(225) performs a 2-pixel estimation process according to values stored in the CME macro block buffer and the CME reference area buffer. The CME macro block buffer comprises as follows. A first CME macro block buffer stores only odd-numbered rows. A second CME macro block buffer stores only even-numbered rows.
Abstract translation: 当编码H.254视频时，提供用于视频编码的运动估计方法及其装置，以便在执行运动估计时有效地使用存储器。 CME（粗略模式估计）宏块缓冲器（223）仅在当前帧的宏块中存储奇数单位行。 CME参考区域缓冲器（221）仅存储与当前帧的宏块对应的参考帧的亮度信号的奇数单位行。 2像素估计器（225）根据存储在CME宏块缓冲器和CME参考区域缓冲器中的值执行2像素估计处理。 CME宏块缓冲器包括如下。 第一个CME宏块缓冲区仅存储奇数行。 第二个CME宏块缓冲区仅存储偶数行。
-
Patent Agency Ranking
公开(公告)号：KR1020080051053A
公开(公告)日：2008-06-10
申请号：KR1020070114425
申请日：2007-11-09
Applicant: 한국전자통신연구원
CPC classification number: G06F9/345 , G06F12/0207 , G06F17/10
Abstract: A memory operation management for transferring data efficiently in a DSP(Digital Signal Processor) is provided to improve a processing speed with reducing overhead, which is caused by memory access, in an operator by reducing overhead according to memory access in the operator by assigning an operand to a memory effectively with an interference graph in the DSP using two X-Y memories. An interference graph according to operation relation among operand variables is generated by analyzing an operation command(101). An odd closed-loop is searched from a result of the generated interference graph(102). The operand variables included in each set obtained from the inference graph are assigned to the same memory when the odd closed-loop is not found(104). A side to be deleted is determined when the odd closed-loop is found(106). The operand variables of the deleted side are stored to the same memory. The variables of the non-deleted side are stored to the different memory. The interference graph is represented by a cost representing an operation frequency among a vertex set corresponding to the variable to be assigned to the memory, the side defined when the operation is found between the vertexes, and the vertex.
Abstract translation: 提供了一种用于在DSP（数字信号处理器）中高效传送数据的存储器操作管理，以通过减少操作者的存储器访问来降低开销，从而通过减少由存储器访问引起的开销，从而提高处理速度 使用两个XY存储器在DSP中使用干扰图有效地存储到存储器中。 通过分析操作命令（101）来生成根据操作数变量之间的操作关系的干涉图。 从所生成的干涉图（102）的结果中搜索奇数闭环。 当没有找到奇数闭环时，从推理图中获得的每个集合中包括的操作数变量被分配给相同的存储器（104）。 当发现奇数闭环时确定要删除的一侧（106）。 被删除端的操作数变量存储在同一个存储器中。 未删除端的变量存储到不同的存储器中。 干涉图由代表对应于要分配给存储器的变量的顶点集合中的操作频率的代价表示，当在顶点之间找到操作时定义的边。
-
公开(公告)号：KR100734828B1
公开(公告)日：2007-07-03
申请号：KR1020050038373
申请日：2005-05-09
Applicant: 한국전자통신연구원
Abstract: 저전송률 비디오 데이터의 부호화를 위한 오브젝트 에지 검출 회로 및 방법이 개시된다. 상기 오브젝트 에지 검출 회로에서는, 저전송률 비디오 데이터의 부호화를 위한 오브젝트 에지 검출을 위하여, 수직 프로세스부가 수직 에지 정보 신호를 생성하고, 수평 프로세스부가 수평 에지 정보 신호를 생성하며, 이에 따라 비교기 트리가 상기 수직 에지 정보 신호및 상기 수평 에지 정보 신호로부터 양방향 에지 정보 신호를 생성한다.
-
公开(公告)号：KR1020070061307A
公开(公告)日：2007-06-13
申请号：KR1020060090365
申请日：2006-09-19
Applicant: 한국전자통신연구원
Abstract: An SoC equipped with a hybrid communication tool using an on-chip bus and an on-chip network is provided to realize excellent performance by using a suitable communication route according to property of data transmission, as the on-chip bus and the on-chip network are simultaneously applied to the SoC. A processor(200) controls operation of the hardware modules included in the SoC. Each slave module(220) is operated by receiving control of the processor. Each master module(240) is operated without receiving the control of the processor while controlling the slave module. The on-chip bus(210) is a data communication route between the processor and the slave module. The on-chip network(230) is the data communication route between the master module and the slave module. A slave-master module is operated by receiving the control of the processor while controlling the slave module. The slave-master module(250) communicates the data with the processor through the on-chip bus and communicates the data with the slave module through the on-chip network.
Abstract translation: 提供了使用片上总线和片上网络的混合通信工具的SoC，通过使用根据数据传输特性的合适的通信路由，作为片上总线和片上 网络同时应用于SoC。 处理器（200）控制包括在SoC中的硬件模块的操作。 每个从模块（220）通过接收处理器的控制来操作。 每个主模块（240）在控制从模块的同时操作而不接收处理器的控制。 片上总线（210）是处理器和从模块之间的数据通信路由。 片上网络（230）是主模块和从模块之间的数据通信路由。 通过在控制从模块的同时接收处理器的控制来操作从主模块。 从主模块（250）通过片上总线与处理器通信数据，并通过片上网络与从模块通信数据。
-
公开(公告)号：KR100701421B1
公开(公告)日：2007-03-30
申请号：KR1020040103661
申请日：2004-12-09
Applicant: 한국전자통신연구원
Abstract: 본 발명은 가상의 통신 모듈 및 이를 이용한 통신 프로토콜 검증방법에 관한 것이다.
본 발명에 따른 가상의 통신 모듈 및 이를 이용한 통신 프로토콜 검증방법은 통신을 원하는 두 개의 단말 시스템을 네트워크로 연결한 후에 네트워크 프로그램인 메시지 큐 모듈과 네트워크 모듈을 혼합해서 각각의 가상 통신 모듈을 만들어 그 가상 통신 모듈을 이용하여 두 단말 시스템이 동시에 데이터를 주고받으면서 실시간 통신을 할 수 있도록 하는 수단을 제공한다.
이러한 구성에 의하여, 본 발명은 통신시스템에서 운영되는 통신 프로토콜을 개발하는데 있어서 양방향 통신 환경이 소프트웨어로 구축되기 때문에 하드웨어 개발이 안된 상태에서도 통신 프로토콜 개발이 가능하며, 통신 프로토콜의 검증을 위해 별도로 모의 검증 환경을 구축할 필요가 없게 됨으로써, 개발을 상대적으로 용이하게 할 수 있으며, 모든 개발 환경이 소프트웨어로 이루어지기 때문에 디버깅이 쉬워서 개발기간을 획기적으로 줄일 수 있다.
통신, 프로토콜, 메시지 큐, 클라이언트, 서버, 네트워크-
公开(公告)号：KR1020060067799A
公开(公告)日：2006-06-20
申请号：KR1020050038374
申请日：2005-05-09
Applicant: 한국전자통신연구원
Abstract: 비디오 데이터의 부호화를 위한 동작 벡터 검출 프로세서 및 방법이 개시된다. 상기 동작 벡터 검출 프로세서에서는, 비디오 데이터의 부호화를 위한 동작 벡터 검출을 위하여, 지연부가 입력 클럭 신호로부터 지연된 다수의 클럭 신호들을 생성하고, 다수의 신호 선택부들 각각이 상기 다수의 클럭 신호들 중 어느 하나에 동기시켜 다수의 참조블록 데이터 및 탐색창 데이터를 순차로 선택하여 출력한다. 이에 따라, 직렬 연결된 다수의 프로세스 그룹들 각각이 클럭 신호들 중 해당 클럭 신호에 동기시켜 상기 다수의 신호 선택부들 각각에서 선택된 다수의 참조블록 데이터와 탐색창 데이터 사이의 차분 절대치들을 누적하고, 이전 그룹에서 누적된 차분 절대치를 누적하여 출력한다.
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.025 seconds)
