公开(公告)号：KR100153911B1

公开(公告)日：1998-12-15

申请号：KR1019950040279

申请日：1995-11-08

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송주빈 ,  장대익 ,  김정호

IPC: H03H17/00

Abstract: 본 발명은 위성통신 시스템의 복조기에서 데이터를 수신하여 복원하기 위한 부분 중 클럭 복원 장치의 디지탈 순차 랜덤 워크 필터에 관한 것으로서, 디지탈 위상 검출부(11)로부터 리이드 신호와 래그 신호, 그리고 외부의 클럭신호를 입력받아 래그 신호가 입력될때만 래그 신호를 검출하여 출력하는 래그 입력 처리 수단(21), 디지탈 위상 검출부(11)로부터 리이드 신호와, 데이터 천이 입력 신호를 입력받고, 상기 래그 입력 처리 수단(21)의 래그 신호를 입력받아 각각의 입력된 데이터를 계수하여 카운트 값을 출력하는 카운터 수단(23), 상기 카운터 수단(23)의 출력을 입력받아 외부의 필터 선택 신호에 의해 선택된 카운트 값을 출력하는 필터 선택 수단(25), 상기 필터 선택 수단(25)의 출력과 외부의 클럭 및 시스템 리셋 신호를 입력받아 하강 에지를 검� �하여 필터링된 리이드 신호와 필터링된 래그 신호, 그리고 필터링된 데이터를 출력하는 하강 에지 검출 수단(26), 및 상기 하강 에지 검출 수단(26)의 출력을 부정 논리합하여 출력하는 부정 논리합 게이트 수단(27)을 구비하여 리이드 및 래그 형태의 디지탈 위상 검출기와 호환적으로 연결되어 디지탈 클럭 및 캐리어 복원이 가능하고, 디지탈 위상 검출기를 위한 기본적인 디지탈 랜덤 워크 필터로서 확장형 설계시에 필수적인 요소로 적용이 가능하며, 가장 단순한 형태로서 설계의 비용이 적고 위성통신 시스템 및 기타 시스템의 복조기에서 클럭 복원기의 주문형 반도체의 설계 기술에 따라 경제적인 설계가 가능하고 구현 속도의 확장이 가능한 효과를 갖는다.

公开(公告)号：KR1019970011730B1

公开(公告)日：1997-07-14

申请号：KR1019940034746

申请日：1994-12-16

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 장대익 ,  송주빈 ,  김정호

IPC: H03M13/00

Abstract: A data ambiguity resolver for burst mode communication is disclosed. The data ambiguity resolver for burst mode communication comprises: a first means(21) for determining whether the data ambiguity shall be resolved by external control or by internal control; a second means(22) for determining which way of delaying, inverting, or switching shall be used to resolve the ambiguity of the received data; and a third means for outputting the resolved data result to the external circuit. Thereby, the data ambiguity resolver for burst mode communication may improve the efficiency of communication and simplify a system.

Abstract translation: 公开了一种用于突发模式通信的数据模糊度解析器。 用于突发模式通信的数据模糊度解算器包括：用于确定数据模糊度是否应通过外部控制或内部控制来解决的第一装置（21） 用于确定延迟，反转或切换的方式的第二装置（22）将用于解决接收到的数据的模糊性; 以及用于将解析的数据结果输出到外部电路的第三装置。 因此，用于突发模式通信的数据模糊度解析器可以提高通信的效率并简化系统。

公开(公告)号：KR100114381B1

公开(公告)日：1997-04-16

申请号：KR1019940024374

申请日：1994-09-27

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전순익 ,  김정호

IPC: H04B7/15

公开(公告)号：KR1019890002433B1

公开(公告)日：1989-07-03

申请号：KR1019860006095

申请日：1986-07-25

Applicant: 한국전자통신연구원

Inventor： 하정현 ,  채영도 ,  김정호 ,  조삼현

IPC: G05D7/00 ,  G05B11/32 ,  G05B15/02

Abstract: The apparatus comprises a CPU (Intel 8085), two input-output processors (Intel 8255 (8,9)) a tranceiver (2) (Intel 74245) for connecting memory and displaying the abnormal and emergency situations, a Darlington circuit for the pressure and water level controls, an inverter, and a switch for feul selections.

Abstract translation: 该装置包括用于连接存储器并显示异常和紧急情况的CPU（Intel 8085），两个输入输出处理器（Intel 8255（8,9））收发器（2）（Intel 74245），用于压力的达林顿电路 和水位控制，逆变器和用于选择的开关。