-
公开(公告)号：KR100151917B1
公开(公告)日：1998-11-02
申请号：KR1019950047925
申请日：1995-12-08
IPC: H04L12/851 , H04L12/933
Abstract: 본 발명은 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치에 관한 것으로, 제1 내지 제N 분리 어드레스 선입선출수단(SAFFIO); 상기 어드레스 선입선출수단은 셀 저장어드레스 및 시간 지연셀 FIFO 인에이블신호를 입력으로하여 상태 플래그 신호와 저장된 어드레스를 출력하는 시간 지연셀 선입선출부; 및 셀 저장 어드레스 및 손실셀 FIFO 인에이블 신호를 입력으로하여 임계치 상태 발생 플래그와 저장된 어드레스를 출력하는 손실셀 선입선출부; 및 플래그에 따라 저장된 어드레스를 선택적으로 출력하는 선택기를 구비하여 새로운 우선순위 제어 수단 및 라우팅 수단을 구성하여 부분 버퍼 공유 방식에 의한 셀 손실 및 시간 지연에 대한 우선순위 제어를 하는 것을 특징으로 한다.
-
22.发明公开
公开(公告)号：KR1019960043643A
公开(公告)日：1996-12-23
申请号：KR1019950012424
申请日：1995-05-18
IPC: H04L12/433
Abstract: 본 발명은 제한적 공유 메모리 비동기 전달모드(ATM) 스위치에서의 셀 손실 우선 순위 제어 장치 및 방법에 관한 것으로, 스위치의 특징을 유지하면서 낮은 셀 손실률과 높은 쓰루풋을 가지는 셀 손실 우선 순위 제어 장치 및 방법을 제공하기위하여, 휴지 비트를 래치하는 휴지 래치 수단(500); 공통 메로리의 상태를 확인하는 공통 메모리 상태 확인 수단(501); AFIFO의 풀 상태를 확인하는 AFIFO 풀 상태 확인 수단(502); AFIFO의 올모스트 풀 상태를 확인하는 AFIFO 올모스트 풀 상태 확인 수단(503); 및 공통 메모리 셀 통과 신호와 AFIFO 올모스트 풀 상태에 의한 셀 통과 신호를 논리합하는 제1 논리합 연산 수단(504)를 구비하고, 상기 장치에 적용되는 방법에 있어서, 입력셀이 유효셀이고 공통 메모리가 풀(Full) 상태가 아니고 AFIFO가 풀 상태가 아니면 CLP 비트를 읽어 우선 순위를 판단하는 제1단계(300 내지 307); 우선 순위가 높거나우선 순위는 낮지만 상기 공통 메모리에서 임계치 상태가 발생하지 않았으면 입력셀을 통과시키는 제2단계(308,309,314);및 임의의 AFIFO에서 임계치 상태가 발생하고 올모스트 풀(almost full) 상태가 발생하지 않은 경우에는 입력 셀을 통과시키는 제3단계(310 내지 314)를 포함하여 전체적으로 성능의 향상시킬 수 있는 효과가 있다.
-
公开(公告)号：KR100396843B1
公开(公告)日：2003-09-02
申请号：KR1020000070425
申请日：2000-11-24
Applicant: 한국전자통신연구원
IPC: H04L12/50
Abstract: PURPOSE: An apparatus and a method for exchanging an IPC(Inter Processor Communication) message using an ethernet switching device are provided to install the ethernet switching device in a module matching backplane of an ATM(Asynchronous Transfer Mode) switch, construct an IPC message dedicated star ethernet network, and transmit and receive the IPC message using an ethernet switching method. CONSTITUTION: An ethernet switching device(112) switches a path of an IPC ethernet frame transmitted from a transmission side processor and transmits the IPC ethernet frame to a receipt side processor. Each processor connects to a star ethernet network centering around the ethernet switching device(112). The ethernet switching device(112) is embedded in a main processor module(110).
Abstract translation: 目的：提供一种使用以太网交换设备交换IPC（处理器间通信）消息的设备和方法，以将以太网交换设备安装在与ATM（异步传输模式）交换机的背板匹配的模块中，构建IPC消息专用 使用以太网交换方法发送和接收IPC消息。 构成：以太网交换设备（112）切换从传输侧处理器发送的IPC以太网帧的路径，并将IPC以太网帧发送到接收侧处理器。 每个处理器连接到围绕以太网交换设备（112）的星形以太网网络。 以太网交换设备（112）嵌入在主处理器模块（110）中。
-
公开(公告)号：KR100236979B1
公开(公告)日：2000-01-15
申请号：KR1019970015695
申请日：1997-04-25
IPC: H04L7/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 데이터 지연을 이용한 셀 동기 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 다수의 입력단으로부터 시간에 따라 변하는 서로 위상이 다른 셀 클럭을 가지고 다수의 전달 경로를 통하여 입력되는 셀들을 기준 셀 클럭에 동기시키기 위한 셀 동기 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 다수의 입력단으로부터 시간에 따라 변하는 서로 다른 셀 클럭 및 위상을 가지고 서로 다른 전달 경로를 통하여 입력되는 셀들을 지연시키기 위해 이중포트 메모리 대신 D-플립플롭으로 구성된 직렬 쉬프트 레지스터를 이용하며, 지연 유무를 결정하기 위한 위상 비교시 JK-플립플롭의 입력 클럭을 가변하는 대신 클럭은 안정화시키고 데이터를 가변시킴으로써 셀 데이터가 기준 클럭 위상에 동기되도록 한다.
4. 발명의 중요한 용도
본 발명은 초고속 셀 처리 장치의 셀 동기에 이용됨.-
公开(公告)号：KR1019990047352A
公开(公告)日：1999-07-05
申请号：KR1019970065713
申请日：1997-12-03
IPC: H03L7/00
Abstract: 본 발명은 정렬지터(alignment jitter)가 존재하는 고속의 2진 데이터 비트를 안정적으로 리타이밍하기 위한 최적의 합성 클럭을 만들기 위해 입력 데이터 비트의 중앙에서 천이를 갖는 클럭 펄스를 선택하도록 하여 데이터를 리타이밍하는 장치이다. 이와같은 본 발명은 첫째, 본 발명은 m 개의 다중 위상 비교기 및 클럭 위상 선택기로부터 출력되는 활성화된 클럭 펄스 선택 신호를 1개로 제한함으로써, 합성되는 클럭의 지터(jitter)를 최소로 줄이고 합성 클럭의 최소 펄스폭을 보장할 수 있으므로, 데이터 복구시 비트 에러율(Bit error rate)을 줄일 수 있다. 둘째, 입력 데이터 비트의 중앙에서 천이가 발생되는 클럭 펄스를 선택하기 위해 데이터의 상승 천이 또는 하강 천이를 검출함으로써, 무작위 비트열을 갖는 데이터의 천이를 검출하여 데이터를 리타이밍하는 합성 클럭을 생성하기 위해 데이터의 단방향 천이만 검출하는 것보다 리타이밍 클럭 펄스가 데이터의 눈모양(eye pattern) 중앙에 바르게 접근한다. 세째, 외부 입력 데이터와 리타이밍 클럭 펄스 사이에 존재하는 지터에 의해 발생할 수 있는 준안정(metastability)을 줄이도록 입력 데이터의 천이를 사용하는 리졸빙(Resolving) 회로를 두어 클럭 펄스 선택 신호를 만드는데 준안정(metastability)으로 인한 고장 확률을 줄여 입력 데이터를 안정적으로 리타이밍하게 하였다.
-
Patent Agency Ranking
公开(公告)号：KR100194626B1
公开(公告)日：1999-06-15
申请号：KR1019960061298
申请日：1996-12-03
IPC: H04L12/56
Abstract: 본 발명은 스위치 네트워크 전단에서 라우팅 어드레스를 결정하여 라우팅하는 비동기 전송모드 스위치 네트워크에서의 루우프-백 방법, 입력 어드레스 발생장치 및 그 방법에 관한 것이다. 그 목적은 ATM 스위치 네트워크의 내부셀 구성에서 루우프-백을 위한 입력 어드레스 및 역방항 라우팅 모드제어 필드를 추가하고 스위치의 입력단에 각 포트별 입력 어드레스 발생수단과 라우팅 어드레스 선택 알고리즘을 구비하여 불편한 경로시험 등을 용이하게 하는 데에 있다. 그 방법은 다음과 같다. 입력셀의 헤더 데이터를 읽어 입력셀이 유효셀이 아니면, 그냥 이전에 선택된 라우팅 어드레스로 출력되도록 제어하고 종료한다. 만일 입력셀이 유효셀이면, 현재의 라우팅의 방향과 라우팅 모드를 판단한다. 현재의 라우팅이 순방향 라우팅 중이고 아직 역방향 라우팅 시작 모드가 아니면 순방향 라우팅 어드레스를 선택하여 선택된 라우팅 어드레스로 출력되도록 제어하고 종료한다. 현재의 라우팅이 역방향 라우팅 중이거나 역방향 라우팅 시작 모드이면, 역방향 라우팅 어드레스를 선택하여 선택된 라우팅 어드레스로 출력되도록 제어하고 종료한다. 에러가 발생하면 입력셀을 폐기하고 종료한다. 종래의 루우프-백에 비하여 3단 루우프-백 시험이 가능하며, 3단 우회 경로를 통한 역방향 라우팅도 가능하다는 데에 그 효과가 있다.
-
公开(公告)号：KR1019990034417A
公开(公告)日：1999-05-15
申请号：KR1019970056021
申请日：1997-10-29
Abstract: 본 발명은 공유 메모리형 비동기 전송모드(ATM) 스위치의 교환기능을 진단하는 방법에 관한 것으로서, 스위치 제어기와 상위 프로세서간의 프로세서간 통신은 ATM 스위치의 어느 한 포트를 통하여 이루어지며, 프로세서간 통신용 셀의 교환기능을 스위치 제어기가 진단함에 있어서 ATM 스위치의 출력 포트 중 하나를 프로세서간 통신의 수신 포트로 선정하고 모든 입력 포트에 순차적으로 프로세서간 통신용 셀을 인가하여 2Nx1의 경로에 대한 진단을 하고 계속하여 프로세서간 통신의 수신 포트를 바꿔가면서 2Nx1의 경로에 대한 진단을 하여 전체적으로 2Nx2N 경로에 대한 진단을 수행하는데 진단의 수행은 프로세서간 통신의 수신 포트 선택과 입력 포트에 따른 프로세서간 통신용 셀을 생성하는 단계와, 생성된 셀을 스위치 메모리 및 링크 보드로 보내어 스 위치를 통하여 교환되게 하여 되돌아오는 그 프로세서간 통신용 셀을 스위치 제어기가 수신하는 단계와, 송수신한 프로세서간 통신용 셀에 의해 스위치의 각 경로에 대한 진단을 내리는 단계로 구성함으로써, 단위 스위치가 가지고 있는 프로세서간 통신용 셀을 위한 경로 선택 기능을 이용하여 ATM 스위치 및 스위치 제어기에 작용함으로 인해 별도의 진단 장치를 부가하지 않고도 ATM 스위치의 교환기능을 진단하는 방법을 제공하는 효과가 있다.
-
公开(公告)号：KR100146546B1
公开(公告)日：1998-08-17
申请号：KR1019950016960
申请日：1995-06-22
IPC: H04L12/433
Abstract: 본 발명은 에러 검증 기능을 가지는 스위치 제어장치에 관한 것으로서, 스크램블링과 디스크램블링, CRC발생과 CRC검증을 이용하여 공통메모리와 어드레스FIFO와 휴지어드레스저장부에 입출력 데이타가 정확히 입력되고 출력되는지를 검증할 수 있는 스위치 제어장치를 제공하기 위하여, 셀 헤드데이타를 디코딩하고 번역하는 루팅디코더 및 셀번역부(100); FIFO 쓰기 어드레스를 발생하고 FIFO 입력데이타를 출력하는 FIFO쓰기제어부(200); FIFO읽기어드레스를 발생하고, FIFO 에러 경보나 공통메모리 에러 경보나 정상일 경우 데이타 어드레스를 출력하는 FIFO읽기제어부(300); FIFO 입력데이타를 저장하고 데이타 어드레스 스크램블링 데이타 및 CRC데이타를 출력하는 FIFO부(400); 휴지어드레스저장부 쓰기/읽기 어드레스를 발생하고, 휴지어드레스저장부 입력데이타를 출력하고, 부호화된 휴지어드레스저장부 읽기어드레스를 출력하는 휴지어드레스제어부(500); 휴지어드레스저장부 입력데이타를 저장하고, 휴지어드레스저장부 출력데이타를 출력하는 휴지어드레스부(600); 및 디스크램블링한 후 CRC검증을 통해 휴지어드레스 에러 경보를 출력하거나, 데이타 어드레스를 출력하는 휴지어드레스에러검증부(700)를 구비하여 오동작으로 인한 셀 데이타의 손실을 방지할 수 있는 효과가 있다.
-
公开(公告)号：KR100146441B1
公开(公告)日：1998-08-17
申请号：KR1019950012424
申请日：1995-05-18
IPC: H04L12/433
Abstract: 본 발명은 제한적 공유 메모리 비동기 전달모드(ATM) 스위치에서의 셀 손실 우선 순위 제어 장치 및 방법에 관한 것으로, 스위치의 특징을 유지하면서 낮은 셀 손실률과 높은 쓰루풋을 가지는 셀 손실 우선 순위 제어 장치 및 방법을 제공하기 위하여, 휴지 비트를 래치하는 휴지 래치 수단(500); 공통 메로리의 상태를 확인하는 공통 메모리 상태 확인 수단(501); AFIFO의 풀 상태를 확인하는 AFIFO 풀 상태 확인 수단(502); AFIFO의 올모스트 풀 상태를 확인하는 AFIFO 올모스트 풀 상태 확인 수단(503); 및 공통 메모리 셀 통과 신호와 AFIFO 올모스트 풀 상태에 의한 셀 통과 신호를 논리합하는 제1 논리합 연산 수단(504)를 구비하고, 상기 장치에 적용되는 방법에 있어서, 입력셀이 유효셀이고 공통 메모리가 풀(Full) 상태가 아니고 AFIFO가 풀 상태가 아니면 CLP 비트를 읽어 우선 순위를 판단하는 제1단계(300 내지 307); 우선 순위가 높거나 우선 순위는 낮지만 상기 공통 메모리에서 임계치 상태가 발생하지 않았으면 입력셀을 통과시키는 제2단계(308,309,314); 및 임의의 AFIFO에서 임계치 상태가 발생하고 올모스트 풀(almost full) 상태가 발생하지 않은 경우에는 입력셀을 통과시키는 제3단계(310 내지 314)를 포함하여 전체적으로 성능의 향상시킬 수 있는 효과가 있다.
-
30.发明公开제한적 공유메모리 비동기 전달모드(ATM) 스위치 장치에서 멀티캐스트 기능을 구현하기 위한 라우팅 제어 장치 失效有限共享存储器异步传输模式（ATM）用于在交换机设备中实现多播功能的路由控制器
公开(公告)号：KR1019970031606A
公开(公告)日：1997-06-26
申请号：KR1019950041743
申请日：1995-11-16
IPC: H04L12/54 , H04L12/927 , H04L12/751
Abstract: 본 발명은 제한적 공유메모리 비동기 전달모드(ATM) 스위치 장치에서 멀티캐스트 기능을 구현하기 위한 라우팅 제어 장치에 관한 것으로, 스위치에서 셀 저장시 멀티캐스트 기능을 수행하며, 별도의 플래그 신호를 발생하여 어드레스 버퍼(ABUFF)에 저장하여 둠으로서 휴지 어드레스 버퍼(IAP)에서 셀어드레스 저장시 이 비트로서 셀 저장 여부를 분별할 수 있도록 하는 제한적 공유메모리 ATM 스위치에서 멀티 캐스트 기능을 구현하기 위한 라우팅 제어 장치를 제공하기 위하여, 멀티캐스트 경로 정보(308)를 출력하는 멀티캐스트 경로 저장 수단(300); 어드레스 버퍼 인에이블 신호(213)와 휴지 어드레스 인에이블 신호(212)를 외부로 출력하고 유니캐스트 경로 정보(310)를 출력하는 어드레스 버퍼 인에이블 수단(301); 사용계산값 시프트 신호(307)와 플래그 발생 인에이블 신호(306)를 출력하는 사용계산값 시프팅 수단(302); 선택 최고비트 신호(311)를 출력하는 최고비트 저장수단(303); 누적최고비트 결정신호(309)를 출력하는 논리곱 연산 수단(304); 멀티 캐스트 플래그 신호(312)를 발생하여 출력하는 멀티캐스트 플래그 발생 수단(305); 및 플래그 신호(213)를 외부로 출력하는 플래그 선택 수단(313)을 구비하여 구현이 간단하고 성능이 우수한 멀티캐스트 기능을 제공할 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.027 seconds)
