-
公开(公告)号：KR1019970003751B1
公开(公告)日：1997-03-21
申请号：KR1019930029080
申请日：1993-12-22
IPC: H01S5/20
Abstract: (a) The n-InP buffer layer(12), the n-InGaAsP waveguide layer(13), the undoped InGaAsP active layer(14), the p-InGaAsP waveguide layer(15), the p-InP clad layer(16), the p-InGaAsP cap layer(17) is formed on the n-type InP substrate(11) sequently. (b) The ridge waveguide of which ridge width is 1.5-2 micrometer is formed by etching the p-InGaAsP cap layer and the p-InP clad layer. (c) The pattern which contains the ridge and the channel of ridge sides is formed by coating the polyimide for the light detection on the etched channel portion. (d) After the polyimide film of the ridge is removed, the SiNx insulator(19) is coated by PECVD to apply the passivation on the wafer's surface in outside of channel, the pattern is formed the lithography. (e) The p-type ohmic metal(20) is deposited on the upper of wafer, and after the backside of wafer is grinded, the n-type ohmic metal(2) is deposited.
Abstract translation: （a）n-InP缓冲层（12），n-InGaAsP波导层（13），未掺杂的InGaAsP有源层（14），p-InGaAsP波导层（15），p-InP覆盖层 ），在n型InP衬底（11）上依次形成p-InGaAsP覆盖层（17）。 （b）通过蚀刻p-InGaAsP覆盖层和p-InP覆盖层形成脊宽度为1.5-2微米的脊波导。 （c）通过在蚀刻的通道部分上涂覆聚酰亚胺进行光检测，形成包含脊和脊侧的通道的图案。 （d）在去除脊的聚酰亚胺膜之后，通过PECVD涂覆SiNx绝缘体（19），以在沟道外部的晶片表面上施加钝化，图案形成光刻。 （e）p型欧姆金属（20）沉积在晶片的上部，在晶片的背面研磨之后，沉积n型欧姆金属（2）。
-
-
公开(公告)号：KR1019950021811A
公开(公告)日：1995-07-26
申请号：KR1019930027342
申请日：1993-12-11
Abstract: 본 발명은 내부 전반사형 광스위치에 관한 것으로, 특히 SiNx를 자기정합 마스크를 이용하여 선택식각하여 트랜치틀 형성한후 재성장방법에 의해 제조되는 내부 전반사형 광스위치에 관한 것이다.
또한 본 발명에서 제안된 광스위치는 에피의 성장, SiNx 마스크를 이용하여 식각을 통한 Trenchfmf 형성한후 SiNx마스크를 이용하여 신택적 재성장 방법을 이용하여 전반사면을 위한 전류주입층을 형성한뒤, 도파로층을 식각하고 오믹층의 형성, 전극중착등에 의해 제작되어진다.
그리고 자기정렬 방법에 의해 반사면을 이루는 부분을 식각에 이온 재성장업을 사용함으로써 종래의 Zn확산법에 의해 형성되는 전반사 영역보다 도핑분포를 조절함이 용이하여 전류 주입층과 도파로층간의 도핑이 계단형분포를 이룸으로 전류 주입에 의한 스위칭 효율을 증가시킬 수 있으며, 전류주입층 이외의 영역은 이미 SiNx로 덮여있으므로 오믹금속층을 증착하는 공정을 용이하게 하며 또한 상층 클래딩 영역에 반절연 InP를 삽입하여 광도파로의 전파손실을 주지않으면서 전류 주입시 전류의 확산을 막는 구조이다.-
公开(公告)号：KR1019950021440A
公开(公告)日：1995-07-26
申请号：KR1019930027026
申请日：1993-12-09
Applicant: 한국전자통신연구원
IPC: H01L23/28
Abstract: 본 발명은 실리콘 기판의 V-글로브 (V-groove)에칭 및 플립칩 본딩 (flip chip bonding)기술을 이용한 저가격 및 대량생산에 적합한 반도체 레이저 패키징 방법에 관한 것으로서, 반도체 공정을 이용하기 때문에 반도체 레이저와 광섬유와의 정렬이 포토리소그라피에 의해 재현성 있게 이루어질 뿐아니라, 벳치 (batch)공정에 의 해 제작되므로 대량생산에 적합하고 아울러 제조원가를 대폭적으로 낮출 수 있는 장점이 있으며 특히, 실리콘 기판을 이용한 반도체 레이저 패키징 기술중 종래의 가장 큰 문제점이 되어 온 모니터용 광검출기를 부착하는데 있어서, 경사진 반사면을 갖는 실리콘 보조블럭을 사용하여 손쉽게 모니터용 광검출기를 높은 횹수율을 갖도록 실리콘 기판위에 부착하는 기술에 관한 것이다.
-
公开(公告)号：KR1019940016967A
公开(公告)日：1994-07-25
申请号：KR1019920023354
申请日：1992-12-04
IPC: H01L31/08
Abstract: 본 발명은 굴절율 변화 영역을 두개를 맞붙여 놓은 형태로 구성하여 전반사가 두번 일어나도록 하여 광도파로 사이의 교차각을 크게 하여 칩의 크기를 줄일 수 있는 내부 전반사형 광스위치로서, n형 InP기판(1), n형 InGaAsP광도파로층(2), ridge 형태의 n형 InP클래드층(3), ridge형태의 n형 InGaAsP캡층(4), Zn확산 또는 Be이온주입에 의해 형성된 p형 클래드 및 캡 영역(7), InP기판(1) 밑변에 증착된 n형 전극(5), p형 캡영역 위에 증착된 p형 전극(12,13)으로 구성되어 있으며, p형 클래드 및 캡 영역(7)과 p형 전극(12,13) 평면 모양은 입사빛에 대하여 θ 및 2θ의 각도를 갖는 두개의 영역이 맞붙어 있는 형태로 구성된다.
-
Patent Agency Ranking
公开(公告)号：KR1019980050914A
公开(公告)日：1998-09-15
申请号：KR1019960069762
申请日：1996-12-21
IPC: G02B6/42
Abstract: 본 발명은 플립칩 본딩(Flip chip bonding)과 실리콘 V-홈을 이용한 광소자와 광섬유와의 광결합 장치에 있어서, 종래의 수동 정렬 방식에서 발생하는 정렬 오차에 따른 광결합 효율의 감소를 해결하고 최적의 광결합 효율을 얻기 위하여 광섬유가 위치하는 넓은 V-홈과 이 V-홈 내에 두 개의 광섬유 고정축을 두고 별도의 V-홈이 파진 실리콘 덮개로 두 고정축 사이의 소정의 위치에서 광섬유를 눌러 광섬유에 미소한 휨, 즉 마이크로 벤딩(micro-bending)을 유도하고 이로써 광섬유 끝단의 위치를 실리콘 덮개의 위치에 따라 조절하므로써 광소자와 광섬유와의 광결합 효율이 최대가 되는 위치를 찾아 광섬유를 고정시키는 광결합 장치를 제공한다.
-
-
-
公开(公告)号：KR1019970007466B1
公开(公告)日：1997-05-09
申请号：KR1019930027026
申请日：1993-12-09
Applicant: 한국전자통신연구원
IPC: H01L23/28
Abstract: The method is for packaging a semiconductor laser which uses v-groove etching and flip chip bonding technique and is suitable for mass-producing in a very low expense. Since the invention uses the semiconductor processing, an arrangement of semiconductor laser and optical faber can be made reproductively by photo-lithography. And also, now that it is manufactured by batch processing, the invention is suitable for mass-production and can lessen basic costs. In particular, for attaching optical detecting device for monitor, the biggest problem which has been in the conventional invention, an optical detecting device for monitor can be easily attached on silicon substrate with high absorption rate by using silicon auxiliary block having inclined reflective surface.
Abstract translation: 该方法用于封装采用V沟槽蚀刻和倒装芯片接合技术的半导体激光器，并且以非常低的成本适用于批量生产。 由于本发明使用半导体处理，所以可以通过光刻法再现半导体激光器和光学晶片的布置。 此外，现在通过批量加工制造，本发明适用于批量生产，并且可以降低基本成本。 特别是，为了安装监视器的光学检测装置，在传统发明中最大的问题是，通过使用具有倾斜反射面的硅辅助块，可以容易地将用于监视器的光学检测装置以高吸收率附着在硅衬底上。
-
公开(公告)号：KR1019970006608B1
公开(公告)日：1997-04-29
申请号：KR1019930027342
申请日：1993-12-11
Abstract: A method for fabricating an optical switch is described that performs an etching process using a self-aligned mask prior to a selective re-growing process. The method includes the steps of forming an n+-InP buffer region 3, n-InGaAsP light pass path layer 4, undoped InP layer 10 and a semi-insulated InP layer 11, depositing SiNx layer 12, forming a pattern for the part where current is applied, performing an etching until the boundary between the undoped InP layer 10 and light pass path layer 4 is exposed, forming a p+-InP layer 13 and p+-InGaAs ohmic contact layer 14 and thus forming n-ohmic layer 1, etching the SiNx layer 12 and then performing a selective etching until the boundary between the light pass path layer 4 and semi-insulated InP layer 11 is exposed, and forming an n-ohmic metal layer 1. Thereby, it is possible to make a total reflection surface, and improve a switching efficiency and ohmic characteristic.
Abstract translation: 描述了一种用于制造光开关的方法，其在选择性再生长处理之前使用自对准掩模进行蚀刻处理。 该方法包括以下步骤：形成n + -InP缓冲区3，n-InGaAsP光通路层4，未掺杂InP层10和半绝缘InP层11，沉积SiNx层12，形成电流 进行蚀刻，直到未掺杂的InP层10和光通过层4之间的边界露出，形成p + -InP层13和p + -InGaAs欧姆接触层14，从而形成n欧姆层1，蚀刻 然后进行选择性蚀刻，直到曝光光通路层4和半绝缘InP层11之间的边界，并形成n欧姆金属层1.由此，可以形成全反射面 ，提高开关效率和欧姆特性。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.019 seconds)
