公开(公告)号：KR100322478B1

公开(公告)日：2002-02-07

申请号：KR1020000003872

申请日：2000-01-27

Applicant: 한국전자통신연구원

Inventor： 현석봉 ,  박성수 ,  주철원 ,  이영민 ,  이상복

IPC: H03B5/32

Abstract: 본 발명은 표면 탄성파 공진기와 다중칩 모듈 기판에 내장된 인덕터 및 커패시터 어레이, 온도 보상회로들로 구성되어 내장된 수동 소자 어레이의 조절에 의한 공진 주파수의 보정이 가능한 고주파 발진기 모듈에 관한 것이다.
본 발명은 비교적 저가격이면서 각종 수동 소자들을 안정적으로 내장할 수 있는 저온소성 세라믹을 모듈의 기판으로 사용하고, 여기에 공정이 완료된 표면탄성파 공진기와, 발진기 구성에 필요한 집적회로 칩들을 실장하는 다중칩 모듈 구조로 구성한다. 그리고 다중칩모듈 기판에 내장된 수동소자 어레이 중에서 선택된 인덕터와 커패시터를 표면 탄성파 공진기의 신호 출력선 및 접지선에 연결하여 공진기의 주파수 보정 영역을 넓힘으로써, 지금까지 공정 변수의 영향을 받아서 주파수가 정확하게 정해지지 못했던 표면 탄성파 공진기의 공진 주파수를 모듈 조립 단계에서 자동으로 조정할 수 있도록 한다.

公开(公告)号：KR1020000019704A

公开(公告)日：2000-04-15

申请号：KR1019980037942

申请日：1998-09-15

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  이상복 ,  이영민 ,  박성수

IPC: H05K3/00

CPC classification number: H05K1/184 ,  H05K1/115 ,  H05K3/0023 ,  H05K3/048

Abstract: PURPOSE: A method for fabricating a multi chip module substrate is provided to realize a miniaturization of a multi chip module(MCM) by embedding a resistor. CONSTITUTION: A method for fabricating a multi chip module substrate comprises the steps of: forming an oxide film on a base substrate(10); sequentially forming a ground layer(20), a first insulating layer(72), and a power layer(30); wherein the ground layer is configured by piling a first seed metal layer and a first main metal layer, the first insulation film has a first via hole, and the power layer is configured by piling a second seed metal layer and a second main metal layer; forming a second insulation film(74) having a second via hole on the power layer to then form a resistor(100) at a selected portion of the second insulation film; forming on the second insulation film a first signal layer(40) which is connected to both ends of the resistor and is configured by piling a third seed metal layer and a third main metal layer; forming a third insulation film having a third via hole on an entire structure comprising the first signal layer to then form on the third insulating layer a second signal layer(50) which is configured by piling a fourth seed metal layer and a fourth main metal layer; and forming a fourth insulation film having a fourth via hole on an entire structure comprising the second signal layer to then form on the fourth insulating layer a pad layer which is configured by piling a fifth seed metal layer and a fifth main metal layer;

Abstract translation: 目的：提供一种制造多芯片模块基板的方法，通过嵌入电阻实现多芯片模块（MCM）的小型化。 构成：制造多芯片模块衬底的方法包括以下步骤：在基底衬底（10）上形成氧化膜; 依次形成接地层（20），第一绝缘层（72）和功率层（30）; 其中，所述接地层通过堆叠第一种子金属层和第一主金属层构成，所述第一绝缘膜具有第一通孔，所述功率层通过堆叠第二种子金属层和第二主金属层构成; 在功率层上形成具有第二通孔的第二绝缘膜（74），然后在第二绝缘膜的选定部分形成电阻（100）; 在所述第二绝缘膜上形成连接到所述电阻器的两端的第一信号层（40），并且通过堆叠第三种子金属层和第三主金属层构成; 在包括第一信号层的整个结构上形成具有第三通孔的第三绝缘膜，然后在第三绝缘层上形成第二信号层（50），该第二信号层通过堆叠第四种子金属层和第四主金属层 ; 以及在包括所述第二信号层的整个结构上形成具有第四通孔的第四绝缘膜，然后在所述第四绝缘层上形成通过堆叠第五种子金属层和第五主金属层构成的焊盘层;

公开(公告)号：KR1019990052188A

公开(公告)日：1999-07-05

申请号：KR1019970071637

申请日：1997-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성수 ,  송민규 ,  강승구 ,  황남 ,  이희태

IPC: H01L23/28

Abstract: 본 발명은 반도체 장치(집적회로 IC 나 단일 소자의 die)의 패키징 및 제조 방법에 관한 것으로써, 한 기판 내에 여러개의 die를 소정의 기판에 부착시키고, 이 기판을 수직으로 슬롯(slot) 모양으로 패키지에 끼워 넣음으로써 전체 패키지 밑면이 차지하는 단위 면적당 die의 갯수(실장밀도)를 획기적으로 높일 수 있는 수 있는 방법 및 제조방법에 관한 것이다. 본 발명은 단일 패키지 내에 여러장의 기판을 수직으로 배열함으로써 실장 밀도를 높힐 수 있고, 궁국적으로는 3차원 다중칩 모듈을 구현할 수 있는 유용한 발명이다.

公开(公告)号：KR1019990042435A

公开(公告)日：1999-06-15

申请号：KR1019970063255

申请日：1997-11-26

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 손진우 ,  박성수

IPC: H04L12/801 ,  H04L12/815

Abstract: 본 발명은 패킷 데이터 통신망에서 LAN망의 상호 접속, 고속, 대용량의 데이터를 통신할 수 있게 하는 프레임 릴레이 핸들링 제어보드에 관한 것이다.
종래의 패킷데이터 통신망은 64Kbps를 위한 LAPB(Link Access Procedures Balanced)칩을 사용하여 64Kbps 패킷 단위 전송 및 교환기능을 서비스하므로써 64Kbps이상의 고속 패킷데이터 서비스가 불가능했다. 이에 본 발명은 메인 프로세서, ROM, DRAM, MFP, 디코더/콘트롤러와 LAN 칩을 연결하기 위한 SRAM과 512Kbps의 전송 속도를 제공할 수 있는 FR driver 및 2MHz와 512 Kbps를 상호 변환할수 있는 속도 적응부들을 구비하므로써 64Kbps이상의 전송속도를 보장하는 고속 패킷 중계망의 구현하므로써 512Kbps 프레임 릴레이 핸들링 제어 보드를 구성하여 전송속도와 품질, 통신 비용측면에서 사용자의 욕구를 충족시키게 한다.

公开(公告)号：KR100194585B1

公开(公告)日：1999-06-15

申请号：KR1019950052688

申请日：1995-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 강승구 ,  송민규 ,  이희태 ,  황남 ,  박성수

IPC: G02B6/38

Abstract: 본 발명은 레이저웰딩 방법을 이용하여 광통신용 반도체 레이저 모듈에 광섬유를 부착하는 패키지 설계 및 공정에 관한 것으로 더욱 구체적으로는 광전송용 반도체 레이저 모듈에 사용하는 단일 모드 광섬유를 부착시킬 때 웰딩 후의 변위를 줄이고 웰딩 공정을 간편하게 할 수 있는 레이저웰딩을 이용한 고속 광통신용 송신모듈의 제작방법에 관한 것이다.
종래의 이러한 모듈 제작방법중 최종적으로 수행하는 광섬유 페룰 및 페룰하우징을 고정시키는 공정은 매우 복잡하였다.
본 발명에서는 광섬유 페룰하우징을 변경하고 공정을 개발하므로서 제작이 보다 쉽고 성능이 보다 우수한 레이저웰딩을 이용한 고속 광통신용 송신모듈의 제작공정을 제공하기 위한 것으로 특수하게 고안된 광섬유 페룰하우징을 이용하며 레이저웰더의 내부콜렛은 전혀 사용하지 않고 상부 외부콜렛으로만 광섬유 페룰을 잡은 상태에서 횡 방향(x, y, 각도) 및 종 방향(z)을 자유롭게 조절하여 집속된 광이 광섬유에 최대로 도달되도록 정열한 후 페룰 접합부위를 레이저웰딩 방법을 이용하여 순차적으로 고정시켜 궁극적으로 레이저 다이오드, 렌즈 및 광섬유의 광축을 일치시킴으로서 최대의 광결합효율을 얻을 수 있는 방법을 특징으로 하는 것임.

公开(公告)号：KR100169031B1

公开(公告)日：1999-02-01

申请号：KR1019960011278

申请日：1996-04-15

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성수 ,  남상식 ,  손진우

IPC: H04L12/801 ,  H04L12/863 ,  H04L12/931 ,  H04L12/70

Abstract: 본 발명은 4096 디지틀 가입자 수용을 위한 디(D) 채널 프레임 다중화 장치의 백보드에 관한 것으로서, 프레임 다중화 장치 백보드의 양쪽 측면에 보조 콘넥터와 스트랩을 구비하여 상측 프레임 다중화 장치 백보드(1)의 한쪽 측면에 연결된 보조 콘넥터(4) 하나의 모듈에 타임 스위치(12)와 2조의 프레임 다중화 장치 중 하나의 프레임 다중화 장치(FMXP A)가 연결되고, 상측 프레임 다중화 장치 백보드(1)의 다른쪽 방향에 위치한 보조 콘넥터(5) 하나의 모듈은 다른 프레임 다중화 장치(FMXP B)가 연결되도록 하고, 상측 프레임 다중화 장치 백보드(1)의 한쪽 측면에 연결된 보조 콘넥터(4) 다른 모듈은 모듈 케이블(12)을 통해 하측 프레임 다중화 장치 백보드(2)의 한쪽 측면에 위치한 보조 콘넥터(6)의 하나의 모듈과 연결되고, 하측 프레임 다중화 장치 백보드(2)의 양 쪽 보조 콘넥터(6,7)의 하나의 모듈에 2조의 프레임 다중화 장치가 각각 연결되고, 각각의 프레임 다중화 장치 백보드의 양쪽 측면에 위치한 스트랩은 각 셀프(각 프레임 다중화 장치 백보드)를 구분하기 위해 각 스트랩의 두 개의 연결부중 하나의 연결부는 그라운드(G)에 연결되고, 다른 연결부는 FMCA(Frame Multiplex Control Assembly)와 연결되도록 구성하여 종래의 하드웨어 보드를 대폭적으로 수정하지 않고 2조의 FMXP를 Cascsade로 연결할 수 있는 방법으로 새로운 백보드를 설계, 제작하여 4096 디지틀 가입자를 수용할 수 있는 효과가 있다.

公开(公告)号：KR100123786B1

公开(公告)日：1998-10-01

申请号：KR1019930029623

申请日：1993-12-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김동구 ,  박성수 ,  윤형진

IPC: H03H3/00

Abstract: 본 발명의 목적은 스미스 챠트를 이용하여 반사계수의 절대값 및 각도, 정재파비, 임피던스의 정확한 값을 구하고자 할 때, 기존의 방법으로는 컴파스를 사용하여 중심으로부터 임의의 임피던스에 해당하는 점까지 거리를 측정하여 반사계수의 절대값 및 정재파비의 선형 척도를 이용하여 육안측정에 의존하므로 정확한 값을 구하기 어려우므로 이를 극복하고 해결하기 위한 것으로 본 발명은 상기의 목적을 달성하기 위해 스미스 챠트를 읽어들이는 데에 있어서 디지타이저(digitizer)에 스미스 챠트를 올려놓고 디지타이저에는 연산을 하기 위한 마이크로프로세서가 내장되어 있어서 각종 연산 및 제어를 담당하고 이를 표시하기 위한 액정디스플레이가 부착되어 있고, 사용자가 명령을 내릴 수 있는 20키 정도의 키보드가 부착된 구조로 이루어져 있다. 또한 이는 기존의 PC나 W/S에 곧바로 연결되어 읽은 값을 곧 바로 보내줄 수 있는 인터페이스를 내장하고 있으므로 고주파 회로를 설계함에 있어서 반사계수의 절대값 및 각도, 정재파비, 임피던스의 정확한 값을 일일이 손으로 부터 계산된 값을 대략적인 정확도를 만족하는 방법으로도 챠트에 기술하기 어렵지만, 본 발명의 스미스 챠트 해석기를 사용하면 완전히 정확하게 점들을 표현하기는 불가능하지만 일일이 손으로 계산해야 하는 불편함과 챠트를 읽어들이는 데에 드는 노력을 해소시켜 줄 수 있다
따라서 효과적인 고주파 회로의 설계에 기여할 수 있다.

公开(公告)号：KR1019980050171A

公开(公告)日：1998-09-15

申请号：KR1019960068950

申请日：1996-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성수 ,  이상환 ,  송민규 ,  황남 ,  이희태

IPC: G02B6/42

Abstract: 본 발명은 광통신용 레이저 광원인 광송신 모듈에서 플립칩 본딩된 레이저 다이오드와 광섬유의 광결합 장치 및 광결합 방법에 관한 것이다. 본 발명에 따른 광결합 장치는, 와이어 본딩 패드와, 상기한 레이저 다이오드의 솔더범프와 접촉하는 플립칩 본딩용 접합부가 일면에 구비되고, 그 일측 중앙부에는 상기한 테이퍼드 광섬유가 삽입되어 레이저 다이오드의 활성영역과 광정렬이 수행되도록 하는 브이홈이 형성된 실리콘 기판과, 전체적으로 L자 형태를 지니고, 그 일측에는 테이퍼드 광섬유가 고정된 실리콘 기판이 고정장착되는 실리콘 기판 장착부가 구비되고, 타측에는, 테이퍼드 광성유가 삽입되는 광섬유 삽입공이 중앙에 천설되고 그 상면 일측에는 광섬유 삽입공을 통해 삽입된 테이퍼드 광섬유를 고정하기 위한 에폭시가 주입되는 에폭시 주입공이 구비되어 정렬이 완료된 광섬유를 고정 지지하기 위한 광섬유 지지봉이 돌출 설치된 지지부재로 구성된다. 또한, 본 발명에 따른 레이저 다이오드와 광섬유의 광결합 방법은, 레이저 다이오드를 실리콘 기판에 플립칩 본딩하는 단계와, 테이퍼드 광섬유를 지지부재의 광섬유 삽입공을 통해 삽입하는 단계와, 레이저 다이오드가 플립칩 본딩된 실리콘 기판을 실리콘 기판 지지수단 위에 재치하고 광섬유를 상기한 실리콘 기판의 브이홈에 위치시킨 후 광섬유를 능동정렬하는 단계와, 광섬유를 실리콘 기판에 고정시키는 단계와, 실리콘 기판을 상기한 지지부재의 실리콘 기판 장착부 상에 장착하는 단계와, 실리콘 기판과 지지부재 및 광섬유와 지지부재를 고정시키는 단계를 포함한다.

公开(公告)号：KR1019980046389A

公开(公告)日：1998-09-15

申请号：KR1019960064714

申请日：1996-12-12

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 남상식 ,  박성수 ,  나원산 ,  임범선

IPC: H02M1/16

Abstract: 본 발명은 온-보드전원모듈이 탑재된 회로팩을 운용중인 시스템에 탈,실장하거나 회로팩 전원을 온/오프할 경우 온-보드 전원모듈 내의 캐패시터에 초기 전원이 직접 투입이 되어 발생하는 돌입전류 제어를 위한 회로로서,온-보드전원모듈의 원격 제어 기능을 이용한 돌입 전류 방지회로에 관한 것이다. 종래기술에서 온-보드 전원모듈의 전원장치 내부에 돌입전류 방지 회로를 실장하기 어려워, 하나의 모기판에 여러개의 회로팩이 수용되는 형태의 시스템 전원공급 체계 상에서 온-보드 전원모듈을 탑재한 회로팩을 탈/실장하거나 회로팩의 전원공급을 온/오프할 때, 온-보드 전원모듈 내의 캐패시터에 초기전원이 직접 투입이 되어 돌입전류가 발생되는 문제점이 있다. 본 발명에서는 순간적인 돌입전류를 방지하기 위해, 온-보드 전원모듈의 원격제어 단자에 하나의 저항과 스위치 소자를 이용하여, 기존의 패키지 형태의 전원장치에 사용된 회로에 비해 매우 간단한 돌입전류 방지회로를 구성하였다.

公开(公告)号：KR1019980043444A

公开(公告)日：1998-09-05

申请号：KR1019960061302

申请日：1996-12-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성수 ,  송민규 ,  황남 ,  강승구 ,  이희태

IPC: H01L31/00

Abstract: 본 발명은 반도체 장치의 패키징 및 제작 방법에 관한 것으로써,
전기흡수변조기 모듈 구조 및 그 제작방법에 관한 것으로서,
종래기술에서는 실제 입력신호가 변조기로 전달될 수 있도록 하기 위하여 매우 정교한 패키지의 설계 및 제조 방법이 요구되고, 10Gbps 이상의 초고속의 비트율에서는 설계 및 제조방법에 따라서 그 특성이 크게 좌우되며, 또한, 본딩와이어의 길이에 의해 발생하는 기생 인덕턴스로 인하여 입력신호의 열화를 가져 올 수 있는 문제점이 있었다. 따라서, 본 발명에서는 전송선으로부터 들어온 입력 신호가 전기흡수변조기의 p-측 전극에 도달하게 하고 전기흡수변조기를 통하여 접지로 들어가게 되어있고, 동시에 한쪽이 접지가 된 50Ω 매칭저항에도 연결되어, 전기흡수변조기와 매칭저항이 병렬로 연결되는 구조를 제공함으로써, 와이어본딩을 최소한의 길이로 제한할 수 있고, 또한 동시에 50Ω 매칭이 될 수 있는 것이다.