-
公开(公告)号：KR1020170095454A
公开(公告)日：2017-08-23
申请号：KR1020160016427
申请日：2016-02-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66 , H01L29/78
Abstract: 본발명의실시예에따른고전자이동도트랜지스터는기판상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하고상기캡층에오믹접촉하며서로이격된소스전극및 드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에제공되고상기게이트리쎄스영역과상기개구부를관통하는게이트발(gate foot) 및상기게이트발(gate foot)에의해지지되는게이트머리(gate head)를포함하는게이트전극, 및상기게이트전극에전기적으로연결되며상기게이트전극으로구동전압을제공하는패드부를포함하고, 상기게이트발(gate foot)과상기게이트머리(gate head) 각각은상기패드부와인접할수록그 폭이상이해질수 있다.
Abstract translation: 根据本发明的晶体管位于帽层和覆盖层，包括位于有源层和设置在基板上的有源层，以暴露的一部分的栅栗sseseu区域的一个实施例的高电子迁移率在欧姆到帽所述有源层 接触，和绝缘层，并且在绝缘层上，以暴露栅极隔开具有开口栗sseseu区域隔开彼此的源电极和漏电极，位于所述源极电极上并对应于所述栅栗sseseu区域的漏电极 并电连接到栅极电极，以及包括该栅极头（栅极头），其通过其栅极连接到（栅极脚）支持的栅电极，并且其栅极连接到（栅极脚）穿透所述栅极栗sseseu区和所述开口 各自，以及包括一个垫从栅极头（头门）到栅极（栅极脚）提供的驱动电压施加到栅电极是更邻近于垫部，其 宽度，但可以更长理解。
-
公开(公告)号：KR1020170074153A
公开(公告)日：2017-06-29
申请号：KR1020160069686
申请日：2016-06-03
Applicant: 한국전자통신연구원
Inventor： 민병규 , 윤형섭 , 이종민 , 강동민 , 김동영 , 김성일 , 김해천 , 안호균 , 이상흥 , 임종원 , 조규준 , 주철원 , 도재원 , 신민정 , 장성재 , 장유진 , 정현욱
IPC: H01L29/778 , H01L29/66 , H01L21/02
Abstract: 본발명의실시예에따른전계효과트랜지스터는기판상에제공된활성층과, 상기활성층상에배치된캡층과, 상기활성층및 상기캡층중 어느하나의층 상에제공되며일정간격이격된소스전극및 드레인전극과, 상기소스전극과상기드레인전극사이에배치된게이트전극과, 상기게이트전극과상기드레인전극사이에제공된더미전극패드, 및상기게이트전극과상기더미전극패드상에제공되며상기소스전극과상기더미전극패드를전기적으로연결하는전계전극을포함할수 있다.
Abstract translation: 根据本发明的一个实施例的场效应晶体管包括有源层和覆盖层和有源层和设置在从所述源极电极和设置在基板上设置的有源层上，所述帽层的漏极电极间隔开预定距离的一个层上的一个 栅电极，设置在所述源电极和所述漏电极之间;虚设电极焊盘，设置在所述栅电极和所述漏电极之间;以及栅电极，设置在所述栅电极和所述虚设电极焊盘上， 以及用于电连接电极焊盘的电场电极。
-
公开(公告)号：KR101695320B1
公开(公告)日：2017-01-13
申请号：KR1020140031644
申请日：2014-03-18
Applicant: 한국전자통신연구원
CPC classification number: H03H7/38 , H01L23/642 , H01L2224/49175 , H01P1/2039 , H01P5/12 , H05K1/025 , H05K2201/09781
Abstract: 본발명에서는정합회로를포함하는소자패키지및 그것의정합방법을제공한다. 본발명에따른소자패키지는정합부를포함하고, 정합부는기판, 기판에형성되고소자패키지의단자와연결되는전송선로, 전송선로와중심소자를전기적으로연결하는본딩와이어및 배선연결을통해전송선로와전기적으로연결되는복수의캐패시터를구비한캐패시터부를포함하고, 본딩와이어의길이조정을통해정합부의인덕턴스가가변되고, 배선연결의연장또는차단을통해캐패시터부중 전송선로와전기적으로연결되는캐패시터들의수를증가또는감소시킴으로써정합부의캐패시턴스가가변된다.
Abstract translation: 本文提供了一种包括匹配单元及其匹配方法的组件封装，所述匹配单元包括：衬底; 形成在所述基板上的传输线，所述传输线连接到所述部件封装的端子; 电连接所述传输线和中心部件的接合线; 以及具有通过布线连接与传输线电连接的多个电容器的电容器单元，其中匹配单元的电感通过调整接合线的长度而变化，并且匹配单元的电容可通过增加或减小而变化 通过延长或切断布线连接，在电容器单元内的电容器之间电连接到传输线的电容器的数量。
-
公开(公告)号：KR1020140089052A
公开(公告)日：2014-07-14
申请号：KR1020130000317
申请日：2013-01-02
Applicant: 한국전자통신연구원
CPC classification number: H03F3/08 , H03G1/0047 , H03G1/0088 , H03G3/02 , H03G3/3084 , H03G11/02
Abstract: The present invention relates to a feedback amplifier. The feedback amplifier according to the present invention includes an amplification circuit unit which amplifies a burst packet signal inputted from an input terminal and outputs the amplified signal to an output terminal, a feedback circuit unit which is located between the input terminal and the output terminal and is controlled for applying a fixed resistance value to the signal outputted to the output terminal, a packet signal detecting unit which detects the peak of the burst packet signal from the output terminal and controls whether to apply the fixed resistance value, and a bias circuit unit which generates a bias voltage. The feedback circuit unit controls a gain by determining a feedback resistance value for changing the fixed resistance value according to at least one control signal and receiving a bias voltage.
Abstract translation: 本发明涉及一种反馈放大器。 根据本发明的反馈放大器包括：放大电路单元，其放大从输入端输入的突发分组信号，并将放大的信号输出到输出端;反馈电路单元，位于输入端和输出端之间;以及 被控制为对输出到输出端子的信号施加固定电阻值;分组信号检测单元，其检测来自输出端子的突发分组信号的峰值，并控制是否施加固定电阻值;偏置电路单元 其产生偏置电压。 反馈电路单元通过根据至少一个控制信号确定用于改变固定电阻值并接收偏置电压的反馈电阻值来控制增益。
-
公开(公告)号：KR1020130031776A
公开(公告)日：2013-03-29
申请号：KR1020120077726
申请日：2012-07-17
Applicant: 한국전자통신연구원
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7783 , H01L29/2003 , H01L29/402 , H01L29/404 , H01L29/66462
Abstract: PURPOSE: A power semiconductor device and a fabrication method thereof are provided to increase the break down voltage. CONSTITUTION: A source electrode(303) and a drain electrode(305) are formed on a substrate(301). A dielectric layer(307) is formed between the source electrode and the drain electrode. A field plate(311) is formed on the dielectric layer. A metal connects the field plate to the source electrode.
Abstract translation: 目的：提供功率半导体器件及其制造方法以增加击穿电压。 构成：在基板（301）上形成源电极（303）和漏电极（305）。 在源电极和漏电极之间形成电介质层（307）。 在电介质层上形成场板（311）。 金属将场板连接到源电极。
-
Patent Agency Ranking
公开(公告)号：KR1020080052195A
公开(公告)日：2008-06-11
申请号：KR1020070046853
申请日：2007-05-15
Applicant: 한국전자통신연구원
IPC: H01L29/737
CPC classification number: H01L29/42304 , H01L29/66318
Abstract: A method for fabricating a heterojunction bipolar transistor using a sidewall is provided to avoid an increase of base-collector capacitance generated by a base pad region by separating a base pad from an isolation region including a base electrode. A sub collector layer(150), a collector layer(140), a base layer(130), an emitter layer(120) and an emitter cap layer(110) are formed on a substrate(160). An emitter electrode(210) is formed on the emitter cap layer. The emitter cap layer under the emitter electrode and the emitter layer are etched to expose the base layer. A base electrode(220) is formed on the exposed base layer. The base layer under the base electrode and the collector layer are etched to expose the sub collector layer. A collector electrode(230) is formed on the sub collector layer. The sub collector layer is etched. An insulation layer(320) is formed on the resultant structure. The insulation layer is etched to expose the emitter electrode, the base electrode and the collector electrode. One side of a base pad(420) is formed on the substrate and the other side of the base pad is formed on the base electrode wherein the base pad includes a base connection wire(410) for connecting the one and the other sides of the base pad. In etching the emitter cap layer and the emitter layer, the emitter cap layer and the emitter layer can be etched by a wet etch process in which the emitter layer is etched after the emitter cap layer is etched.
Abstract translation: 提供一种使用侧壁制造异质结双极晶体管的方法，以通过从包括基极的隔离区域分离基底焊盘来避免基底区域产生的基极集电极电容的增加。 在基板（160）上形成副集电极层（150），集电极层（140），基极层（130），发射极层（120）和发射极盖层（110）。 发射极电极（210）形成在发射极盖层上。 在发射极电极和发射极层之下的发射极帽层被蚀刻以露出基底层。 在露出的基底层上形成基极（220）。 基底下的基底层和集电体层被蚀刻以露出副集电极层。 集电极（230）形成在副集电极层上。 子集电极层被蚀刻。 在所得结构上形成绝缘层（320）。 蚀刻绝缘层以暴露发射极，基极和集电极。 基底垫（420）的一侧形成在基底上，基底垫的另一侧形成在基底电极上，其中基底垫包括用于将第一和第二面连接的基底连接线（410） 底座 在蚀刻发射极覆盖层和发射极层时，可以通过湿蚀刻工艺来蚀刻发射极覆盖层和发射极层，其中在发射极帽层被蚀刻之后蚀刻发射极层。
-
7.发明授权
公开(公告)号：KR100799577B1
公开(公告)日：2008-01-30
申请号：KR1020060083570
申请日：2006-08-31
Applicant: 한국전자통신연구원
CPC classification number: G01N27/122 , G01N27/127
Abstract: A method for manufacturing a sensor for detecting gases and biochemical materials, an integrated circuit including the sensor, and a method for manufacturing the integrated circuit are provided to prevent degradation of MOSFET(Metal Oxide Semiconductor Field Effect Transistor)-based unit elements by integrating a plurality of compact sensors for detecting gases and biochemical materials with multi-functioning unit elements in the same circuit by low temperature process. An integrated circuit(20) comprises a semiconductor substrate(200), a sensor for detecting gases and biochemical materials(250), a heater(210), and a signal processing unit(220). The sensor for detecting gases and biochemical materials comprises a pair of electrodes(252) provided within a first area on the semiconductor substrate, and a metal oxide nano-structure layer(254) provided on the surface of the electrodes. The heater is provided on a second area adjacent the sensor on the semiconductor substrate. The signal processing unit is made with MOSFET elements provided in a third area on the semiconductor substrate to process a predetermined signal obtained by changes of current flowing via the electrodes of the sensor. A method for manufacturing the integrated circuit comprises the steps of: forming a plurality of MOSFET elements on the semiconductor substrate; and forming the sensor for detecting gases and biochemical materials on the MOSFET elements; wherein the steps for forming the sensor comprises; forming a passivation film(240) on the MOSFET elements; forming at least a pair of electrodes on the passivation film; and forming a metal oxide nano-structure layer over the surface of the electrodes at the normal temperature to 400°C.
Abstract translation: 一种用于制造用于检测气体和生化材料的传感器的方法，包括该传感器的集成电路和一种用于制造集成电路的方法，用于防止基于MOSFET（金属氧化物半导体场效应晶体管）的单位元件的劣化 用于通过低温过程在同一电路中检测具有多功能单元元件的气体和生化材料的多个紧凑型传感器。 集成电路（20）包括半导体衬底（200），用于检测气体和生化材料的传感器（250），加热器（210）和信号处理单元（220）。 用于检测气体和生化材料的传感器包括设置在半导体衬底上的第一区域内的一对电极（252）和设置在电极表面上的金属氧化物纳米结构层（254）。 加热器设置在与半导体衬底上的传感器相邻的第二区域上。 信号处理单元由设置在半导体基板上的第三区域中的MOSFET元件制成，以处理通过经由传感器的电极流动的电流的变化而获得的预定信号。 一种用于制造集成电路的方法包括以下步骤：在半导体衬底上形成多个MOSFET元件; 并形成用于检测MOSFET元件上的气体和生化材料的传感器; 其中用于形成传感器的步骤包括： 在所述MOSFET元件上形成钝化膜（240）; 在钝化膜上形成至少一对电极; 并在常温至400℃的电极表面上形成金属氧化物纳米结构层。
-
公开(公告)号：KR1020070035175A
公开(公告)日：2007-03-30
申请号：KR1020050089724
申请日：2005-09-27
Applicant: 한국전자통신연구원
IPC: H01L21/60
CPC classification number: H01L21/76898 , H01L23/481 , H01L25/0657 , H01L25/50 , H01L2224/05568 , H01L2224/05573 , H01L2224/13025 , H01L2224/16 , H01L2225/06513 , H01L2225/06541
Abstract: 본 발명은 칩과 이를 이용한 칩 스택 및 그 제조방법에 관한 것으로, 웨이퍼상에 형성된 적어도 하나 이상의 패드와 상기 패드의 저면이 노출되도록 상기 웨이퍼를 관통하는 비아홀에 상기 웨이퍼의 저면으로부터 일정한 두께까지 돌출되도록 형성된 금속층을 포함하는 복수개의 칩이 적층되되, 상기 각 칩의 패드와 금속층이 서로 마주보도록 접합되어 적층함으로써, 칩의 제조공정이 간편해지고 칩의 성능을 향상시켜줄 뿐만 아니라 칩 스택 시 풋 프린트(foot print)가 작아지는 효과가 있다.
칩 스택, 웨이퍼, 패드, 비아홀, 플립칩, 범프, 풋 프린트Abstract translation: 芯片及使用该芯片的芯片堆栈及其制造方法技术领域本发明涉及一种芯片，使用该芯片的芯片堆栈及其制造方法，更具体地，本发明涉及一种芯片及使用该芯片的芯片堆栈， 通过堆叠包括所形成的金属层的多个芯片，使得每个芯片的焊盘和金属层彼此面对并层叠它们，芯片的制造工艺被简化并且芯片的性能得到改善，另外， 打印）减少。
-
公开(公告)号：KR1020050063019A
公开(公告)日：2005-06-28
申请号：KR1020030094071
申请日：2003-12-19
Applicant: 한국전자통신연구원
IPC: H01L29/737
CPC classification number: H01L29/66318 , H01L29/7371
Abstract: 이종 접합 쌍극자 트랜지스터의 제조 방법에서, 소자 분리 영역을 정의하기 전에 식각이 용이한 제1 유전체층이 기판 전면에 증착된다. 그리고 제1 유전체층과 부컬렉터층이 식각된 후에 상대적으로 식각이 어렵거나 식각 속도가 느린 제2 유전체층이 기판 전면에 증착된다. 이후, 관통구가 형성된 후 제1 및 제2 유전체층의 식각 특성의 차이를 이용하여 제1 유전체층을 제거한다. 이와 같이 하면, 화합물 반도체와 유전체 절연막(제2 유전체층)의 계면에서 발생하는 전력 이득의 감소를 제거할 수 있다.
-
公开(公告)号：KR100282606B1
公开(公告)日：2001-03-02
申请号：KR1019980035644
申请日：1998-08-31
Applicant: 한국전자통신연구원
IPC: H01F21/00
Abstract: 본 발명은 전자소자 혹은 회로기판 내에 내장되는 수동소자 인덕터의 인덕턴스를 변화시킬 수 있는 가변 인덕터의 구조에 관한 것이다. 전자소자나 회로기판내에 제작되는 인덕터의 인덕턴스 값은 나선형의 경우에는 회전수에 비례하고 선형 인덕터의 경우에는 길이에 비례하므로 최대의 인덕턴스 값을 갖는 기본 인덕터에서 회전수나 길이가 상대적으로 짧은 지점에서 별도의 배선을 끌어내어 출력단과 연결하여 원하는 인덕턴스 값을 갖는 연결부분만 남겨 놓고 다른 연결배선은 기계적으로 절단시켜 인덕턴스 값을 조절 할 수 있도록 한 것이다. 이와 같은 내장형 가변 인덕터의 발명은 전자소자나 회로기판내에 내장되는 인덕터의 정확한 인덕턴스가 임의로 사용가능한 장점이 있다.
-
-
-
-
-
-
-
-
-
Search Results
122
records
(took 0.029 seconds)
