-
公开(公告)号：KR1019990053397A
公开(公告)日：1999-07-15
申请号：KR1019970073020
申请日：1997-12-24
IPC: H04B10/27 , H04B10/2581
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 분기 결합용 광전송 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 동기식 신호를 수용하고 특정신호로 다중화하여 소정 속도의 광신호로 광 송수신하며, 전송 선로의 중간 노드로서의 기능인 신호의 분기, 결합 및 라우팅을 수행할 수 있는 분기 결합용 광전송 장치를 제공하는데 그 목적이 있다
3. 발명의 해결 방법의 요지
본 발명은 수신된 광신호와 클럭을 이용하여 역다중화하는 역다중 처리수단; 광신호를 출력하기 위하여 수신된 소정 속도의 병렬 신호를 다중화하는 다중 처리수단; 접속 기능을 수행하여 다수의 광신호들을 송수신하는 종속신호 처리수단; 및 시스템 클럭 및 프레임 동기신호에 따라 분기 결합을 제어하는 분기 결합 제어수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 동기식 광전송 장치에서 전송 선로의 중간 노드로서의 기능인 신호의 분기, 결합 및 라우팅을 수행하는데 이용됨.-
公开(公告)号：KR1019990043119A
公开(公告)日：1999-06-15
申请号：KR1019970064105
申请日：1997-11-28
IPC: H03K3/00
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 데이터 통신 채널의 클럭 발생 장치에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
본 발명은 간단한 회로 구성으로 안정된 클럭 및 타이밍 신호를 발생 시켜 보다 안정되고 신뢰성 높은 데이터의 직렬/병렬 변환, 추출 및 삽입이 가능하도록 할 수 있는 데이터 통신 채널의 클럭 발생 장치를 제공하는 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 소정 주기의 제 1 클럭 및 제 1 타이밍 신호를 출력하는 제 1 클럭 발생수단; 상기 제 1 클럭 및 제 1 타이밍 신호를 입력받아 제 1 오프셋 신호, 제 2 타이밍 신호 및 소정 주기의 제 2 클럭을 출력하는 제 2 클럭 발생수단; 및 상기 제 1 클럭 및 제 1 타이밍 신호를 입력받아 제 2 오프셋 신호, 제 3 타이밍 신호 및 소정 주기의 제 3 클럭을 출력하는 제 3 클럭 발생수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 STM-N 전송시스템에서 데이터 통신 채널에 사용되는 클럭을 발생하는데 이용됨.-
公开(公告)号：KR1019990015378A
公开(公告)日：1999-03-05
申请号：KR1019970037483
申请日：1997-08-06
IPC: H04B3/36
Abstract: 본 발명은 신호선을 백플레인을 통하여 복수의 유니트에 신호선을 연결하는데 있어 복수 접속유니트에서 비트 에러를 방지하는 유니트의 신호 종단방법 및 신호 종단회로에 관한 것으로, 복수의 유니트를 사용하는 시스템에서 백 플레인을 통하여 동작 대기중인 유니트를 삽입 또는 탈장할 경우 종단임피던스 연결이 불연속점이 없거나 변화량 기울기를 작게 하도록 신호선과 접지선이 삽입시에는 전원보다 먼저 접속되고 탈장시에는 나중에 해제되게 하는 코넥터 구조를 사용하고, 유니트의 삽입시에는 신호선 연결을 소정의 시정수를 갖고 연결하고 유니트의 탈장시에는 신호선 연결을 소정의 시정수를 갖고 해제되도록 하는 유니트의 신호종단방법과 이에 따른 유니트의 신호종단회로를 제안한다.
따라서 종래의 임피던스 천이점에서의 신호의 반사량이 거의 없게 되어 타 선로에 혼입을 없게 하고 착/탈 순간의 파형왜곡현상도 없앨 수 있게 한다.-
公开(公告)号：KR1019980046883A
公开(公告)日：1998-09-15
申请号：KR1019960065299
申请日：1996-12-13
IPC: H04L12/801 , H04L12/70
Abstract: 본 발명은 STM-64 동기식 광전송 시스템에서 STM-64 신호에 대한 스크램블러 및 중계구간 오버헤드인 B1 바이트 처리기에 관한 것으로서, 특히 STM-64 신호를 처리하기 위하여 4개의 동일한 칩을 사용하는 스크램블러-B1 바이트 처리기에 관한 것이다. 그 목적은 STM-64 동기식 광전송 시스템에서 STM-64 신호에 해당하는 128 병렬형태의 78Mbps의 저속신호에서 CMOS 기술을 이용하여 STM-64 신호에 대한 스크램블링 및 중계구간 오버헤드인 B1 바이트 처리를 4개의 소규모 칩으로 구현하는 데에 있다. 그 특징은 128 병렬형태의 STM-64 신호 전체에 대한 B1 바이트 계산 및 스크램블링을 동일한 4개 칩을 사용하여 소규모의 칩으로 하나의 대규모의 칩의 성능을 구현하는 데에 있다.
-
公开(公告)号：KR1019980045934A
公开(公告)日：1998-09-15
申请号：KR1019960064186
申请日：1996-12-11
IPC: H04L12/28
Abstract: 본 발명은 동기식(SDH : Synchronous Digital Hierarchy) 디지탈 전송 장치 중 선형 분기/결합 다중장치(L-ADM : Linear Add-Drop Multiplexer) 및 2선식 양방향 선로 절체 링 분기/결합 다중장치(BLSR/2-ADM : 2 Fiber Bi-directional Line Switching Ring ADM)의 기능을 수행할 수 있도록 하는 분기/결합 제어기의 구조에 관한 것이다.
본 발명은 서쪽(West), 동쪽(East) 및 저속부(Tributary)로부터 입력되는 신호를 감시하여 언이퀴프드(Unequipped) 처리를 하는 언이퀴프드 제어 수단, 서쪽(West) 또는 동쪽(East)의 고속 신호에 대하여 루프 백시 신호를 출력할지 AIS를 출력할지 결정하는 루프 백 모드 선택 수단, 분기/결합 제어가 완료된 데이터를 선택하여 BLSR/2-ADM에서의 링 스위치 기능을 행하는 링 스위치 제어 수단, 고속 신호에 대한 루프 백을 행하는 출력 신호 선택 수단; L-ADM과 BLSR/2-ADM의 두 가지 동작 모드에 따라 상향으로 신호 결합을 제어하는 결합/통과 신호 선택 수단; 하향으로 신호 분기를 제어하는 분기 신호 선택 수단; 사용자에게 접속하는 저속 신호에 대한 루프 백을 행하는 수단, 저속부에서 결합되는 신호를 AIS로 대치하는 AIS 신호 삽입 제어 수단, 분기 또는 결합 신호의 채널을 재정렬하는 채널 스위치 수단을 구비하는 것을 특징으로 하는 분기/결합 제어 장치의 스위치 구조에 관한 것으로, 본 발명의 분기/결합 제어기가 적용하면 외부로부터의 제어 신호만으로 전송로의 망 구성에 따라 선형 및 2선식 양방향 링망에 사용되는 SDH 광 전송 시스템을 유연하게 변경시킬 수 있다.-
Patent Agency Ranking
公开(公告)号：KR100130860B1
公开(公告)日：1998-04-27
申请号：KR1019940017166
申请日：1994-07-15
Abstract: 본 발명은 광대역 종합 정보통신망(이하, B-ISDN이라 함) 사용자-망 인터페이스 신호 방식으로 접속되는 시스팀의 호 및 트래픽 시험을 가속적인 방법으로 수행할 수 있게 한 B-ISDN 시뮬레이션 장치 및 방법에 관한 것으로, B-ISDN 사용자-망 인터페이스에 접속되는 장치의 호 및 트래픽 시험을 위한 기준 장치로 동작되며 시험환경 구축 목적에 따라 규모있게 시험 장치를 구축할 수 있으며, 이를 통하여 시험 대상 시스팀에 대한 호 및 트래픽 레벨의 상호 연동성 확인을 위한 시험 기능을 제공하며, 시험 대상 시스팀의 시스팀 성능 및 신뢰도를 측정하기 위한 가속 시험 능력을 제공하여 장기간 운용 시험으로 인한 개발 및 시험 기간이 길어지는 것을 막을 수 있으며, 시험 환경 구축 및 운용 비용을 절감할 수 있는 효과가 있다.
-
-
公开(公告)号：KR1020090049751A
公开(公告)日：2009-05-19
申请号：KR1020070116014
申请日：2007-11-14
Applicant: 한국전자통신연구원
CPC classification number: G11C16/10 , G06K19/0723 , G11C17/16 , G11C2216/26
Abstract: 본 발명은 유기물 반도체 기반의 RFID 태그에 적용할 수 있는 안티퓨즈 셀을 이용한 프로그래머블 비휘발성 메모리 및 그 동작 방법에 관한 것으로서, 메모리 셀로 동작하는 하나 이상의 안티퓨즈 셀로 이루어져, 일정 비트의 데이터를 저장하는 하나 이상의 메모리 블럭과, 하나 이상의 안티퓨즈 셀로 이루어져 상기 하나 이상의 메모리 블럭에 각각 대응하여, 상기 대응한 메모리 블럭의 사용 상태를 표시하는 하나 이상의 상태 지시자를 구비하고, 메모리 블럭에 데이터 쓰기, 삭제, 수정시에 상기 상태 지시자의 상태 값을 변경하여 표시함으로써, 안티퓨즈 셀 기반의 비휘발성 메모리에서 데이터 쓰기뿐만 아니라 데이터 수정 및 삭제가 가능해진다.
비휘발성 메모리, 안티퓨즈, 유기물 반도체 소자, RFID,-
公开(公告)号：KR1020080095454A
公开(公告)日：2008-10-29
申请号：KR1020070039955
申请日：2007-04-24
Applicant: 한국전자통신연구원
IPC: H04L12/863 , H04L12/851
CPC classification number: H04L49/9078 , H04L49/205 , H04L49/254 , H04L49/30 , H04L49/3045 , H04L49/90
Abstract: QoS packet flow establishment and QoS packet process method are provided to supply customized QoS by many packet flows by using the limited number of queue and to prolong the utilization time of the VOQ by reusing VOQ which is recently unused for a certain time. If QoS packet flow setting up is requested(S300), a VOQ controller confirms whether an unallocated VOQ exists(S310). If there is unallocated VOQ, it is process the same as the existing method(S320,S360). If there is not unallocated VOQ, the VOQ controller confirms whether there is VOQ recently unused for a certain time(S380). If not, it fails to set new QoS packet flow(S370). If so, new packet flow is set to be used by selecting one of them(S381). An item about the flow currently using corresponding VOQ is indicated as inactive on a flow forwarding table(S382). A scheduler releases QoS parameter set by flow using the corresponding VOQ(S383).
Abstract translation: 提供QoS分组流建立和QoS分组处理方法，通过使用有限数量的队列来提供许多分组流的定制QoS，并且通过重用最近一段时间不使用的VOQ来延长VOQ的使用时间。 如果请求了QoS分组流设置（S300），则VOQ控制器确认是否存在未分配的VOQ（S310）。 如果存在未分配的VOQ，则与现有方法（S320，S360）的处理方式相同。 如果没有未分配的VOQ，则VOQ控制器确认在某一时间内是否最近没有使用VOQ（S380）。 如果没有，则不能设置新的QoS数据包流（S370）。 如果是，则通过选择其中之一来设置新的分组流（S381）。 关于当前使用相应VOQ的流的项目在流转发表上被表示为不活动（S382）。 调度器使用对应的VOQ释放流设置的QoS参数（S383）。
-
公开(公告)号：KR100850353B1
公开(公告)日：2008-08-04
申请号：KR1020060096552
申请日：2006-09-29
Applicant: 한국전자통신연구원
IPC: H04L29/06 , H04L12/851 , H04L12/56
Abstract: 본 발명은 네트워크 장비 간에 물리계층 주소체계와 주소해석 통신규약을 이용하여 트래픽 처리에 대한 정보를 주고 받아 사용자가 원하는 트래픽의 서비스 품질을 제공하도록 하는 방법에 관한 것이다.
본 발명은 현재노드에서 이전노드로부터 주소체계 및 주소해석 통신규약을 이용하여 서비스 요청패킷을 수신하면, 상기 요청패킷에 포함된 QoS 요구 정보를 확인하고 상기 QoS 요구를 만족시킬 수 있는지를 판단하는 제1단계; 만족시킬 수 있으면 상기 서비스 요청패킷에 상기 QoS 요구정보를 포함시켜 상기 주소체계 및 주소해석 통신규약을 이용하여 다음노드로 전송하는 제2단계; 상기 다음노드로부터 상기 주소체계 및 주소해석 통신규약을 이용하여 상기 요청패킷에 대한 응답패킷을 수신하면, 상기 응답패킷이 상기 QoS 요구를 만족하는지를 판단하는 제3단계; 및 만족하면 상기 현재노드에서 상기 QoS 요구를 만족하는 상기 현재노드의 주소값을 응답패킷에 포함시켜 상기 주소체계 및 주소해석 통신규약을 이용하여 상기 응답패킷을 상기 이전노드에게 전달하는 제4단계를 포함한다.
주소체계, 주소해석, 통신규약, 서비스 품질, 데이터 통신, 물리계층 주소
-
-
-
-
-
-
-
-
-
Search Results
168
records
(took 0.025 seconds)
