마이크로 프로세서를 이용한 광대역 자동이득 조정장치
    22.
    发明授权
    마이크로 프로세서를 이용한 광대역 자동이득 조정장치 失效
    宽带自动增益调整装置采用微处理器

    公开(公告)号:KR1019960014672B1

    公开(公告)日:1996-10-19

    申请号:KR1019930030030

    申请日:1993-12-27

    Abstract: In the automatic gain control apparatus applied an electric wave signal receiving device including a radio frequency(RF) receiving means 22 and an intermediate frequency(IF) amplifying means 23, the apparatus comprises: an envelope detector means 24 for envelope detecting the signal outputted from the intermediate frequency amplifying means 23; an analog/digital converting means 25 for analog/digital converting the output of the envelope detector means 24; a microprocessor for inputting the digital signal outputted from the analog/digital converting means 25, and providing the automatic gain control signal into the intermediate amplifying means 23; and a control means 27 for providing the gain adjustment control signal into the microprocessor.

    Abstract translation: 在应用了包括射频(RF)接收装置22和中频(IF)放大装置23的电波信号接收装置的自动增益控制装置中,该装置包括:包络检测装置24,用于包络检测从 中频放大装置23; 用于模拟/数字转换包络检测器装置24的输出的模拟/数字转换装置25; 用于输入从模拟/数字转换装置25输出的数字信号的微处理器,并将自动增益控制信号提供给中间放大装置23; 以及用于将增益调整控制信号提供给微处理器的控制装置27。

    최종 이득 배열을 얻기 위한 이득 가변 스위칭 장치
    25.
    发明授权
    최종 이득 배열을 얻기 위한 이득 가변 스위칭 장치 失效
    增益可变开关装置用于获得最终增益安排

    公开(公告)号:KR1019960005745B1

    公开(公告)日:1996-05-01

    申请号:KR1019930030029

    申请日:1993-12-27

    Abstract: The variable gain switching system includes digital switches(102) connected to multiple relay switches which are connected to a electrical power source, a memory(501) between relay switches and digital switches for storing a switching array data, and current amplifiers(502) for providing amplified memory output to the multiple relay switches, thereby achieving an easy switching of the array.

    Abstract translation: 可变增益切换系统包括连接到连接到电源的多个继电器开关的数字开关(102),用于存储开关阵列数据的继电器开关和数字开关之间的存储器(501),以及用于 向多个继电器开关提供放大的存储器输出,从而实现阵列的容易切换。

    트랜스퓨터 링크용 링크 어댑터 제어장치

    公开(公告)号:KR1019940017415A

    公开(公告)日:1994-07-26

    申请号:KR1019920026099

    申请日:1992-12-29

    Abstract: 본 발명은 DS 또는 CPU보드(301)의 처리 결과를 트랜스퓨터 링크를 통하여 전송하는 구조를 갖는 시스템에 있어서, 데이터 전송은 효율적으로 고속화하고 장치를 단순화 시키는 링크어댑터(CO11)의 제어장치에 관한 것이다.
    본 발명은 외부의 구형파 발진부(409)로 부터 구형파를 입력받아 동작펄스를 제공하는 계수 수단(408)과, 상기 계수수단(408)으로 부터 동작 펄스를 입력 받으며, 링크어댑터(403)로의 입력신호가 버퍼인 FIFO(401)에 도달하면 이를 감지하여 래치(402)로 한 바이트씩 옮겨 링크 어댑터(403)로 입력신호가 도착 했음을 알림과 동시에 링크 어댑터(403)가 직렬로 데이타를 전송하게 하는 제어신호(Ivalid)를 출력하는 제어조직수단(406)과, 링크어댑터(403)로 부터 데이타를 모두 전송하였다가 완료신호를 입력 받아 상기 제어조직 수단(406)으로 전달하는 플립플롭 수단(407)을 구비하는 것을 특징으로 한다.

Patent Agency Ranking