公开(公告)号：KR1019970051558A

公开(公告)日：1997-07-29

申请号：KR1019950052658

申请日：1995-12-20

Applicant: 한국전자통신연구원

Inventor： 박경호 ,  최부연 ,  이종현 ,  유형준

IPC: H01H1/00

Abstract: 본 발명은 자기력 구동 마이크로 릴레이 구조체 및 그 제작방법에 관한 것으로서, 실리콘 웨이퍼 기판의 상부면과 바닥면에 절연을 위해 열 산화막을 올린 후, 상기 바닥면 위에 도금의 전극이 될 얇은 금속층을 형성하는 제1단계와; 상기 금속층 위에 폴리이미드를 입혀 패턴을 전사하여 다수의 소정 부분의 금속층이 나타나도록 건식식각하는 제2단계와; 상기 나타난 금속층을 전극으로 하여 구리를 전해 및 무전해 도금으로 코일 바닥면을 제작하는 제3단계와; 상기 코일부분을 제외한 금속층을 제거한 후 산화막 또는 폴리이미드를 덮어 코일 부분인 구리를 보호하는 제4단계와; 후막의 자성체 코아를 형성하기 위해 마스크로 사용할 기판 상부면의 열 산화막을 코아의 패턴 형태로 건식식각한 후 습식 식각방법에 의해 소정 깊이 이상을 식각하는 제5단계와; 상기 제5단계의 식각된 코아 형성부분에 금속층을 입힌 후 자성체를 전기도금으로 제작하는 제6단계와; 상기 도금 전극으로 사용한 금속층을 건식식각으로 제거하고, 절연을 위해 상기 형성된 코아 상부에 소정크기의 산화막을 형성하는 제7단계와; 상기 기판 밑면의 구리코일을 웨이퍼 윗면으로 연결배선하기 위해 습식식각에서 마스크로 사용할 산화막을 건식식각한 후, 비등방성 식각을 하여 밑면의 구리코일 배선이 나타날 때까지 식각하고, 무전해 도금으로 코일 배선 부분을 채우는 제8단계와; 상기 제5단계와 제6단계의 수행 후에 형성된 후막의 분리된 자성체 상부에 형성된 산화막을 식각한 후 밑면 전극이 될 금을 리프트 오프 방법으로 제작하고, 후막의 알루미늄 또는 폴리이미드를 채워 넣은 희생층을 형성하여 전극접점 부위를 형성하는 제9단계와; 상기 희생층 위에 릴레이의 윗면 전극이 될 금과 전기적 절연을 위한 산화막을 올리는 제10단계를 포함하여 이루어지며 실리콘 웨이퍼의 벌크 마이크로 머시닝 기술, 전기도금 기술 및 반도체 공정기술을 이용하여 기존의 릴레이보다 소형이고, 집적회로 공정과 호환성이 있는 자기 구동 마이크로 릴레이 구조체 구조에 관한 것으로, 수백 ㎒에서 반복 스위칭 동작과 아울러 저 접점저항을 이룰 수 있으며, 대량생산이 가능하여 저렴하고, 릴레이 어레이(array)구성이 용이하다는 장점이 있다.

公开(公告)号：KR1019970048457A

公开(公告)日：1997-07-29

申请号：KR1019950047433

申请日：1995-12-07

Applicant: 한국전자통신연구원

Inventor： 이종현 ,  최부연 ,  박경호 ,  유형준

IPC: G01C19/00

Abstract: 본 발명은 원판 진동형 마이크로 자이로스코프 및 그의 제조방법에 관한 것이다.
본 발명에 따른 마이크로 자이로스코프는, 원판형 진동체(2)를 지지하기 위한 지지대(3); 상부 구동전극(4)과의 정전력에 의해 가진되어 회전시 공진주파수를 2개의 서로 다른 근접한 주파수로 천이시키기 위한 원판형 진동체(2); 원판형 진동체(2)와의 정전용량 변화에 의해 자이로스코의 회전 각속도를 검출하기 위한 하부 검출전극(5); 및 상기한 원판형 진동체(2)를 구동시키기 위한 상부 구동전극(4)을 포함한다.
또한, 본 발명의 마이크로 자이로스코프 제조방법은, 실리콘 기판(1) 상에 절연층(6)을 증착시키고, P형 또는 N형 불순물이 도핑된 다결정 실리콘을 전기한 절연층(6) 위에 증착시키고, 통상의 포토리소그래피 방법에 의해 소정 부분을 제외한 나머지 부분을 제거하여 신호검출을 위한 하부 검출전극(5)을 형성하는 공정; 하부 희생층(8)으로서 상기 공정에서 얻어진 구조의 전 표면에 산화막을 PECVD법에 의해 증착하고, 하부 검출전극(5) 간의 절연층(6)이 노출되도록 하부 희생층(8)을 건식 식각에 의해 형성하는 공정; 상기한 하부 검출전극(5)에 도핑된 불순물과 동일한 불순물이 도핑된 다결정 실리콘을 상기한 하부 희생층(8) 상에 증착하고, 지지대(3) 및 원판형 진동체(2)를 제외한 부분을 건식 식각하는 공정; 산화막의 하부 희생층(8)을 PECVD법에 의해 상기한 지지대(3) 및 원판형 진동체(2) 상에 증착하고 공정; 패턴을 형성하고 상기한 하부 검출전극(5)에 도핑된 불순물과 동일한 불순물이 도핑된 다결정 실리콘을 상기한 상부 희생층(7) 상에 증착하는 공정; 및, 상기한 상부 희생층(7) 및 하부 희생층(8)을 습식 식각하는 공정을 포함한다.