公开(公告)号：DE112021000794B4

公开(公告)日：2025-01-30

申请号：DE112021000794

申请日：2021-03-30

Applicant: IBM

Inventor： GUPTA LOKESH MOHAN ,  HARDY CLINT A ,  RINALDI BRIAN ANTHONY ,  NIELSEN KARL ALLEN

IPC: G06F12/00

Abstract: Verfahren (600) zum Verbessern der Auslagerungsleistung in ein RAID-Array, das Verfahren aufweisend:Speichern einer Mehrzahl von Strides in einem RAID-Array (302), wobei jeder Stride einen Satz von Datenelementen umfasst, die über mehrere Speicherlaufwerke (204, 204a-d) des RAID-Arrays verteilt sind;Führen eines Zählwertes (402) für jedes Datenelement (400) jedes Strides der Mehrzahl;periodisches Erkennen (602, 604, 614) von ersten Strides in dem Cache (218, 218b), die bereit sind, in das RAID-Array ausgelagert zu werden, wobei das Erkennen der ersten Strides das Erkennen von Strides aufweist, bei denen jedes Datenelement der Strides einen Zählwert aufweist (606), der kleiner oder gleich einem ersten festgelegten Schwellenwert ist;während des Scannens des Cache, Erkennen (604, 606) von zweiten Strides der Mehrzahl, die derzeit nicht bereit sind, in das RAID-Array ausgelagert zu werden, aber wahrscheinlich bereit sein werden, während eines nachfolgenden Scans des Cache ausgelagert zu werden, wobei das Erkennen der zweiten Strides das Erkennen von Strides umfasst, bei denen jedes Datenelement der Strides einen Zählwert aufweist (616), der kleiner oder gleich einem zweiten festgelegten Schwellenwert ist, der sich von dem ersten festgelegten Schwellenwert unterscheidet;Einleiten (620), aus dem RAID-Array in den Cache ,eines präventiven Zwischenspeicherns jeglicher fehlender Datenelemente der zweiten Strides , die benötigt werden, um Paritätswerte für die zweiten Strides zu berechnen (612); undAuslagern (612), aus dem Cache, der zweiten Strides vom Cache in das RAID-Array, wenn der nachfolgende Scan eintritt.

公开(公告)号：DE112020005339T5

公开(公告)日：2022-08-11

申请号：DE112020005339

申请日：2020-12-15

Applicant: IBM

Inventor： PETERSON BETH ANN ,  GUPTA LOKESH MOHAN ,  CRAIG MATTHEW RICHARD ,  BORLICK MATTHEW

IPC: G06F12/08

Abstract: Bereitgestellt werden ein Computerprogrammprodukt, ein System und ein Verfahren zum Verwalten von Datenstrukturen in einer Mehrzahl von Arbeitsspeichereinheiten, für die angegeben wird, dass sie nach einer Initialisierung der Datenstrukturen zurückversetzt werden. Für Datenstrukturen erfolgt eine Angabe, dass sie nach der Initialisierung von einer Arbeitsspeichereinheit auf erster Ebene auf eine Arbeitsspeichereinheit auf zweiter Ebene zurückversetzt werden. Die Arbeitsspeichereinheit auf erster Ebene hat eine niedrigere Latenz als die Arbeitsspeichereinheit auf zweiter Ebene. In Reaktion auf ein Abschließen der Initialisierung der Datenstrukturen in der Arbeitsspeichereinheit auf erster Ebene wird für die Datenstrukturen nach dem Initialisieren ein Zurückversetzen angegeben, wenn sie nach der Initialisierung von der Arbeitsspeichereinheit auf erster Ebene auf die Arbeitsspeichereinheit auf zweiter Ebene kopiert werden, und die Datenstrukturen werden gelöscht, für die angegeben wird, dass sie nach der Initialisierung aus der Arbeitsspeichereinheit auf erster Ebene verschoben werden.

公开(公告)号：DE112012004798B4

公开(公告)日：2022-05-05

申请号：DE112012004798

申请日：2012-11-09

Applicant: IBM

Inventor： BENHASE MICHAEL THOMAS ,  GUPTA LOKESH MOHAN ,  STRAUSS CHRISTOPHER ,  WRIGHT WILL ALLEN

IPC: G06F12/08 ,  G06F3/06 ,  G11B20/10

Abstract: Verfahren, aufweisend:durch eine Speichersteuereinheit, die einen Cache-Zwischenspeicher aufweist, Empfangen eines Befehls von einem Host, wobei ein Satz von Kriterien, die den Lese- und Schreib-Antwortzeiten zum Ausführen des Befehls für eine Anwendung mit strengen Anforderungen entsprechen, erfüllt sein muss;wobei Auslagerungs-Tasksteuerblöcke, die in der Speichersteuereinheit verwaltet werden, Informationen über Prozesse als zu schreibende Daten speichern, von dem Host durch den Cache an Speichereinheiten, die mit der Speichersteuereinheit verbunden sind, weitergeleitet werden; undAnpassen der Auslagerungsgeschwindigkeit, die den Rängen entspricht, die einer Mehrzahl von Datenträgern, die in den Speichereinheiten gespeichert, die mit der Speichersteuereinheit verbinden sind, entsprechen, wobei der Satz von Kriterien, die den Lese- und Schreib-Antwortzeiten zum Ausführen eines Kommandos, erfüllt ist, und wobei die angepasste Auslagerungsgeschwindigkeit, die den Rängen entspricht, durch eine Simulation einer Ausführung eines Benchmark bestimmt wird, und wobei die Simulation aufweist:Ermitteln, ob Lese-Spitzenwerte mit einer geringeren Geschwindigkeit von E/A-Operationen als eine Geschwindigkeit von E/A-Operationen vorliegen, bei der der Cache-Zwischenspeicher beginnt, sich zu füllen, und neue Schreibvorgänge warten müssen, bis Auslagerungen aus dem Cache-Zwischenspeicher abgeschlossen sind,in Reaktion auf die Feststellung, dass Lese-Spitzenwerte mit einer geringeren Geschwindigkeit von E/A-Operationen als eine Geschwindigkeit von E/A-Operationen vorliegen, bei der der Cache-Zwischenspeicher beginnt, sich zu füllen, und neue Schreibvorgänge warten müssen, bis Auslagerungen aus dem Cache-Zwischenspeicher abgeschlossen sind, Reduzieren der Auslagerungs-Tasksteuerblöcke um die Auslagerungsgeschwindigkeit, wobeieine Auslagerungsgeschwindigkeit-Anpassung-Anwendung bestimmt, welche Ränge den Anwendungen mit strengen Anforderungen zugewiesen sind, und wobei eine maximale Anzahl an Auslagerungs-Tasksteuerblöcken für einen Rang gesetzt wird durch eine Ausführung von:wenn der Rang ein Rang mit strengen Anforderungen ist, dann wird eine maximale Anzahl von Auslagerungs-Tasksteuerblöcken, die für den Rang mit strengen Anforderungen erlaubt ist, auf eine Anzahl gesetzt, die geringer als die Hälfte eine Standard-Auslagerungsgeschwindigkeit ist; undwenn der Rang kein Rang mit strengen Anforderungen ist, dann wird die maximale Anzahl von Auslagerungs-Tasksteuerblöcken, die für den Rang ohne strenge Anforderungen erlaubt ist, auf eine Standardanzahl gesetzt

公开(公告)号：DE112012002615B4

公开(公告)日：2021-06-02

申请号：DE112012002615

申请日：2012-07-02

Applicant: IBM

Inventor： GUPTA LOKESH MOHAN ,  BENHASE MICHAEL THOMAS ,  GILL BINNY SHER ,  HAFNER JAMES LEE

IPC: G06F12/08 ,  G06F3/06 ,  G06F13/10

Abstract: Computerprogrammprodukt zum Verarbeiten einer Gruppe von Datenspuren und Paritätsdaten, die mindestens einer Speichereinheit (100) mit sequenziellem Zugriff zugehörig sind und mit einer ersten Cache-Einheit (14) und einer zweiten Cache-Einheit (18) Daten austauschen, wobei das Computerprogrammprodukt ein durch einen Computer lesbares Speichermedium aufweist, auf dem ein durch einen Computer lesbarer Programmcode enthalten ist, der ausgeführt wird, um Arbeitsschritte durchzuführen, wobei die Arbeitsschritte aufweisen:Empfangen (300) einer Schreibanforderung, die mindestens eine aktualisierte Spur für die Gruppe von Spuren enthält;Speichern (302) der mindestens einen aktualisierten Spur unter Verwendung der ersten Cache-Einheit (14);Senden einer Anforderung zum Vorabladen an die mindestens eine Speichereinheit (100) mit sequenziellem Zugriff, um der Gruppe von Spuren zugehörige Spuren vorab in die zweite Cache-Einheit (18) zu laden;Erzeugen (308) einer Leseanforderung, um die vorab geladenen Spuren nach dem Senden der Anforderung zum Vorabladen zu lesen;Speichern (310) der der Leseanforderung von der zweiten Cache-Einheit (18) zurückgesendeten gelesenen vorab geladenen Spuren unter Verwendung der ersten Cache-Einheit (14); undBerechnen (312) neuer Paritätsdaten aus der mindestens einen aktualisierten Spur und den gelesenen vorab geladenen Spuren,wobei die Paritätsdaten und die neuen Paritätsdaten jeweils für die Gruppe von Spuren berechnet sind.

公开(公告)号：DE112012001808B4

公开(公告)日：2018-12-13

申请号：DE112012001808

申请日：2012-05-22

Applicant: IBM

Inventor： BENHASE MICHAEL THOMAS ,  GUPTA LOKESH MOHAN ,  KALOS MATTHEW JOSEPH ,  GILL BINNY SHER

IPC: G06F12/16

Abstract: Computerprogrammprodukt zum Verwalten von Daten in einem Cachespeichersystem, aufweisend einen ersten Cachespeicher, einen zweiten Cachespeicher und eine Speichereinheit, wobei das Computerprogrammprodukt ein computerlesbares Speichermedium mit einem darauf ausgebildeten computerlesbaren Programmcode aufweist, der ausgeführt wird, um Operationen durchzuführen, wobei die Operationen aufweisen:Führen in dem ersten Cachespeicher modifizierter und unmodifizierter Spuren in dem Speicher, der Eingabe/Ausgabeanforderungen unterliegt;Zurücksetzen modifizierter und unmodifizierter Spuren von dem ersten Cachespeicher;Weitergeben der von dem ersten Cachespeicher zurückgesetzten modifizierten und unmodifizierten Spuren an den zweiten Cachespeicher;Verwerfen unmodifizierter Spuren, die von dem zweiten Cachespeicher zurückgesetzt wurden;Gruppieren modifizierter Spuren in dem zweiten Cachespeicher, die sich an nahen physischen Orten auf der Speichereinheit befinden; undAuslesen der gruppierten modifizierten Spuren aus dem zweiten Cachespeicher auf die Speichereinheit.

公开(公告)号：DE112012004540T5

公开(公告)日：2014-08-07

申请号：DE112012004540

申请日：2012-10-22

Applicant: IBM

Inventor： GUPTA LOKESH MOHAN ,  ELEFTHERIOU EVANGELOS STAVROS ,  KOLTSIDAS LOANNIS ,  HU XIAO-YU ,  PLETKA ROMAN ,  HAAS ROBERT ,  BENHASE MICHAEL THOMAS ,  KALOS MATTHEW JOSEPH

IPC: G06F12/06

Abstract: Speicherplatz eines Datenspeichers eines Datenspeichersystems wird freigegeben durch Ermitteln von Vergleichskennzahlen von im Datenspeichersystem gespeicherten Daten; Ermitteln von Verlagerungskennzahlen, die sich auf ein Verlagern der Daten innerhalb des Datenspeichers beziehen; Ermitteln von Nutzenkennzahlen der Daten, welche die Vergleichskennzahlen mit den Verlagerungskennzahlen für die Daten verbinden; und Verfügbarmachen der Daten für die Speicherplatzfreigabe, deren Nutzenkennzahl eine Nutzenkennzahlgrenze nicht erreicht. Somit werden Daten, die andernfalls entfernt oder herabgestuft werden, die jedoch die Nutzenkennzahlgrenze erreichen oder überschreiten, von einer Speicherplatzfreigabe ausgenommen und stattdessen im Datenspeichersystem beibehalten.

公开(公告)号：GB2505969B

公开(公告)日：2014-08-06

申请号：GB201219067

申请日：2012-10-24

Applicant: IBM

Inventor： ELEFTHERIOU EVANGELOS STAVROS ,  KOLTSIDAS IOANNIS ,  HU XIAO-YU ,  PLETKA ROMAN ,  HAAS ROBERT ,  BLINICK STEPHEN L ,  KALOS MATTHEW JOSEPH ,  GUPTA LOKESH MOHAN ,  BENHASE MICHAEL THOMAS

IPC: G06F12/08 ,  G06F12/12

公开(公告)号：GB2499968B

公开(公告)日：2014-01-29

申请号：GB201312203

申请日：2011-11-29

Applicant: IBM

Inventor： BENHASE MICHAEL THOMAS ,  BEARDSLEY BRENT CAMERON ,  WILLIAMS SONNY EARL ,  GUPTA LOKESH MOHAN

IPC: G06F12/08

Abstract: A system includes a cache and a processor. The processor is configured to utilize a first thread to continually determine a desired scan time for scanning the plurality of storage tracks in the cache and utilize a second thread to continually control an actual scan time of the plurality of storage tracks in the cache based on the continually determined desired scan time. One method includes utilizing a first thread to continually determine a desired scan time for scanning the plurality of storage tracks in the cache and utilizing a second thread to continually control an actual scan time of the plurality of storage tracks in the cache based on the continually determined desired scan time.

公开(公告)号：DE112012001808T5

公开(公告)日：2014-01-23

申请号：DE112012001808

申请日：2012-05-22

Applicant: IBM

Inventor： BENHASE MICHAEL THOMAS ,  GUPTA LOKESH MOHAN ,  GILL BINNY SHER ,  KALOS MATTHEW JOSEPH

IPC: G06F12/16

Abstract: Es werden ein Computerprogrammprodukt, ein System und ein Verfahren zum Cachespeicher-Management von Spuren in einem ersten Cachespeicher und einem zweiten Cachespeicher für einen Speicher bereitgestellt. Der erste Cachespeicher führt modifizierte und unmodifizierte Spuren in dem Speicher, der Eingabe/Ausgabe (E/A) Anforderungen unterliegt. Modifizierte und unmodifizierte Spuren werden von dem ersten Cachespeicher zurückgesetzt. Die von dem ersten Cachespeicher zurückgesetzten modifizierten und unmodifizierten Spuren werden an den zweiten Cachespeicher weitergegeben. Die von dem zweiten Cachespeicher zurückgesetzten modifizierten und unmodifizierten Spuren werden verworfen. Die modifizierten Spuren in dem zweiten Cachespeicher, die sich an naheliegenden physischen Orten auf der Speichereinheit befinden, werden gruppiert, und die gruppierten modifizierten Spuren werden von dem zweiten Cachespeicher an die Speichereinheit ausgelesen.

公开(公告)号：DE112011100564T5

公开(公告)日：2012-11-29

申请号：DE112011100564

申请日：2011-01-07

Applicant: IBM

Inventor： PLETKA ROMAN ,  HU XIAO-YU ,  GUPTA LOKESH MOHAN ,  HYDE II JOSEPH SMITH ,  BEN-HASE MICHAEL THOMAS ,  SANCHEZ ALFRED EMILIO ,  ASH KEVIN JOHN ,  ELEFT HERIOU EVANGELIOS ,  HAAS ROBERT ,  HSU YU-CHENG

IPC: G06F12/08

Abstract: Bereitgestellt wird ein E/A-Gehäusemodul mit einem oder mehreren E/A-Gehäusen mit einer Vielzahl von Steckplätzen für die Aufnahme von Elektronikeinheiten. Ein Hostadapter ist mit einem ersten Steckplatz des E/A-Gehäusemoduls verbunden und so konfiguriert, dass er einen Host mit dem E/A-Gehäuse verbindet. Ein Einheitenadapter ist mit einem zweiten Steckplatz des E/A-Gehäusemoduls verbunden und so konfiguriert, dass er eine Speichereinheit mit dem E/A-Gehäusemodul verbindet. Ein Flash-Cache ist mit einem dritten Steckplatz des E/A-Gehäusemoduls verbunden und beinhaltet einen Flash-basierten Speicher, der so konfiguriert ist, dass er Daten zwischenspeichert, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäusemodul verarbeitet werden. Ein primärer Prozessorkomplex verwaltet Datenanforderungen, die durch das E/-A-Gehäusemodul verarbeitet werden, indem er mit dem Hostadapter, dem Einheitenadapter und dem Flash-Cache Daten austauscht, um die Datenanforderungen zu verwalten.