中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

34 records (took 0.027 seconds)

    Cache allocation in a computerized system
    1.
    发明专利
    Cache allocation in a computerized system 未知

    公开(公告)号：GB2514571A

    公开(公告)日：2014-12-03

    申请号：GB201309555

    申请日：2013-05-29

    Applicant: IBM

    Inventor： HU XIAO-YU ,  IOANNOU NIKOLAS ,  KOLTSIDAS IOANNIS ,  PLETKA ROMAN ,  WEIGOLD THOMAS D

    IPC: G06F12/08 ,  G06F12/0871 ,  G06F12/0888 ,  G06F12/12 ,  G06F12/122

    Abstract: A system and method comprise operating a solid state memory as a cache, where a chunk of data is added to or removed from the cache based on the frequency of occurrence h(X) of the chunk of data in the system. This may mean the number of times the chunk of data is found in the cache, the hard disk drives (HDD), or any collection of memories and storage of the computer. The solid state memory may be a NAND flash memory, and may be located between main memory (or a higher level cache) and the HDDs. The chunks of data may be pages or blocks. Whether a chunk is populated to or evicted from the cache may also depend on how frequently or how recently d(X) the data was accessed/used. The chunks of data may have associated metadata which gives relevant information about attributes of the chunks, and this may be maintained on a watch list.

    Einfügen eines Flash-Zwischenspeichers in große Speichersysteme
    4.
    发明专利
    Einfügen eines Flash-Zwischenspeichers in große Speichersysteme 未知

    公开(公告)号：DE112011100564T5

    公开(公告)日：2012-11-29

    申请号：DE112011100564

    申请日：2011-01-07

    Applicant: IBM

    Inventor： PLETKA ROMAN ,  HU XIAO-YU ,  GUPTA LOKESH MOHAN ,  HYDE II JOSEPH SMITH ,  BEN-HASE MICHAEL THOMAS ,  SANCHEZ ALFRED EMILIO ,  ASH KEVIN JOHN ,  ELEFT HERIOU EVANGELIOS ,  HAAS ROBERT ,  HSU YU-CHENG

    IPC: G06F12/08

    Abstract: Bereitgestellt wird ein E/A-Gehäusemodul mit einem oder mehreren E/A-Gehäusen mit einer Vielzahl von Steckplätzen für die Aufnahme von Elektronikeinheiten. Ein Hostadapter ist mit einem ersten Steckplatz des E/A-Gehäusemoduls verbunden und so konfiguriert, dass er einen Host mit dem E/A-Gehäuse verbindet. Ein Einheitenadapter ist mit einem zweiten Steckplatz des E/A-Gehäusemoduls verbunden und so konfiguriert, dass er eine Speichereinheit mit dem E/A-Gehäusemodul verbindet. Ein Flash-Cache ist mit einem dritten Steckplatz des E/A-Gehäusemoduls verbunden und beinhaltet einen Flash-basierten Speicher, der so konfiguriert ist, dass er Daten zwischenspeichert, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäusemodul verarbeitet werden. Ein primärer Prozessorkomplex verwaltet Datenanforderungen, die durch das E/-A-Gehäusemodul verarbeitet werden, indem er mit dem Hostadapter, dem Einheitenadapter und dem Flash-Cache Daten austauscht, um die Datenanforderungen zu verwalten.

    Unterstützen von unvollständigen Datensegmenten in Flash-Cache-Speichern
    6.
    发明专利
    Unterstützen von unvollständigen Datensegmenten in Flash-Cache-Speichern 未知

    公开(公告)号：DE112012004571B4

    公开(公告)日：2022-12-29

    申请号：DE112012004571

    申请日：2012-08-30

    Applicant: IBM

    Inventor： GUPTA LOKESH MOHAN ,  ELEFTHERIOU EVANGELOS STAVROS ,  KOLTSIDAS IOANNIS ,  HU XIAO-YU ,  PLETKA ROMAN ,  HAAS ROBERT ,  BLINICK STEPHEN ,  KALOS MATTHEW JOSEPH ,  NIELSEN KARL ALLEN ,  BENHASE MICHAEL THOMAS

    IPC: G06F12/08 ,  G06F12/00

    Abstract: Verfahren zum Unterstützen von unvollständigen Datensegmenten in einer Datenverarbeitungsspeicherumgebung mit langsameren und schnelleren Geschwindigkeitsebenen des Cache-Speichers durch einen Prozessor, wobei das Verfahren aufweist:- Einrichten eines Mechanismus zum Verlagern von Daten, der so ausgelegt ist, dass er ausführt:◯ Zulassen, dass die unvollständigen Datensegmente in der schnelleren Cache-Speicher-Ebene für eine längere Zeitdauer bleiben als wenigstens ein vollständiges Datensegment und◯ Umsetzen einer Bevorzugung der Verlagerung der unvollständigen Datensegmente zu der langsameren Cache-Speicher-Ebene auf der Grundlage einer Anzahl von Leerstellen und/oder einer Daten-Vergleichsmaßzahl, die die Häufigkeit angibt, mit der die Daten verwendet werden, wobei:■ ein erstes der unvollständigen Datensegmente, das eine kleinere Anzahl von Leerstellen und/oder eine aktuellere Daten-Vergleichsmaßzahl aufweist, vor einem zweiten der unvollständigen Datensegmente, das eine größere Anzahl von Leerstellen und/oder eine weniger aktuelle Daten-Vergleichsmaßzahl aufweist, zu der langsameren Cache-Speicher-Ebene verlagert wird; und■ das erste der unvollständigen Datensegmente verworfen wird, wenn das erste der unvollständigen Datensegmente eine aktuellere Daten-Vergleichsmaßzahl und mehr als eine im Voraus festgelegte Anzahl von Leerstellen aufweist.

    SPEICHERCONTROLLER FÜR SOLID-STATE-SPEICHEREINHEITEN
    7.
    发明专利
    SPEICHERCONTROLLER FÜR SOLID-STATE-SPEICHEREINHEITEN 未知

    公开(公告)号：DE112020005695T5

    公开(公告)日：2022-09-01

    申请号：DE112020005695

    申请日：2020-10-26

    Applicant: IBM

    Inventor： PAPANDREOU NIKOLAOS ,  PLETKA ROMAN ,  STOICA RADU ,  IOANNOU NIKOLAS ,  TOMIC SASA ,  POZIDIS CHARALAMPOS

    IPC: G06F12/02

    Abstract: Aspekte der vorliegenden Erfindung offenbaren ein Verfahren, Computerprogrammprodukt und System zum Steuern des Betriebs eines Arrays von nichtflüchtigen Speicherzellen, das Zellen aufweist, die selektiv für Einzelbit- und Multibit-Speicherung konfigurierbar sind. Das Verfahren umfasst einen Speichercontroller, der das Array selektiv für den Betrieb in einem Hybridmodus, in dem das Array sowohl für Einzelbit-Speicherung konfigurierte Zellen als auch für Multibit-Speicherung konfigurierte Zellen aufweist, und einem Multibit-Modus konfiguriert, in dem alle Zellen in dem Array für Multibit-Speicherung konfiguriert sind. Das Verfahren umfasst ferner ein dynamisches Umschalten des Speichercontrollers zwischen der Hybrid- und der Multibit-Modus-Konfiguration des Arrays, in Abhängigkeit davon, ob eine Array-Kapazitätsnutzung einen definierten Schwellenwert überschreitet, der mit einer verbesserten Lebensdauer des Arrays verbunden ist.

    AKTUALISIEREN VON KORRIGIERENDEN LESESPANNUNG-OFFSETWERTEN IN NICHTFLÜCHTIGEN DIREKTZUGRIFFSSPEICHERN
    8.
    发明专利
    AKTUALISIEREN VON KORRIGIERENDEN LESESPANNUNG-OFFSETWERTEN IN NICHTFLÜCHTIGEN DIREKTZUGRIFFSSPEICHERN 未知

    公开(公告)号：DE112020005350T5

    公开(公告)日：2022-08-11

    申请号：DE112020005350

    申请日：2020-10-16

    Applicant: IBM

    Inventor： PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS ,  IOANNOU NIKOLAS ,  PLETKA ROMAN ,  STOICA RADU IOAN ,  TOMIC SASA ,  FRY AARON ,  FISHER TIMOTHY

    IPC: G06F11/07 ,  G06F11/08

    Abstract: Ein durch einen Computer implementiertes Verfahren gemäß einem Ansatz aufweist: Verwenden eines ersten Kalibrierungsschemas, um die gegebene Seite in dem Block zu kalibrieren, indem eine erste Anzahl von unabhängigen Lesespannung-Offsetwerten für die gegebene Seite berechnet wird. Es wird versucht, die gegebene kalibrierte Seite zu lesen, und als Reaktion auf ein Feststellen, dass beim Versuch, die gegebene kalibrierte Seite zu lesen, ein Fehlerkorrekturcode-Fehler aufgetreten ist, wird ein zweites Kalibrierungsschema zum Neukalibrieren der gegebenen Seite in dem Block verwendet. Das zweite Kalibrierungsschema ist so konfiguriert, dass es eine zweite Anzahl von unabhängigen Lesespannung-Offsetwerten für die gegebene Seite berechnet. Es wird auch versucht, die neu kalibrierte gegebene Seite zu lesen. Als Reaktion auf ein Feststellen, dass beim Versuch, die gegebene neu kalibrierte Seite zu lesen, ein Fehlerkorrekturcode-Fehler aufgetreten ist, werden eine oder mehrere Anweisungen zum Verlagern von Daten gesendet, die auf der gegebenen Seite gespeichert sind.

    Selektive Speicherplatzfreigabe eines Datenspeichers unter Verwendung von Vergleichs- und Verlagerungskennzahlen
    9.
    发明专利
    Selektive Speicherplatzfreigabe eines Datenspeichers unter Verwendung von Vergleichs- und Verlagerungskennzahlen 未知

    公开(公告)号：DE112012004540B4

    公开(公告)日：2022-04-21

    申请号：DE112012004540

    申请日：2012-10-22

    Applicant: IBM

    Inventor： GUPTA LOKESH MOHAN ,  ELEFTHERIOU EVANGELOS STAVROS ,  KOLTSIDAS LOANNIS ,  HU XIAO-YU ,  PLETKA ROMAN ,  HAAS ROBERT ,  BENHASE MICHAEL THOMAS ,  KALOS MATTHEW JOSEPH

    IPC: G06F12/06 ,  G06F3/06 ,  G06F12/12

    Abstract: Verfahren zum Freigeben von Speicherplatz eines Datenspeichers eines Datenspeichersystems, aufweisend:Ermitteln von Vergleichskennzahlen von im Datenspeicher gespeicherten Daten;Ermitteln von Verlagerungskennzahlen, die sich auf ein Verlagern der Daten innerhalb des Datenspeichers beziehen;Ermitteln von Nutzenkennzahlen der Daten, welche die Vergleichskennzahlen mit den Verlagerungskennzahlen für die Daten verbinden;Verfügbarmachen der Daten für die Speicherplatzfreigabe, deren Nutzenkennzahl einen Nutzenkennzahlschwellwert nicht erreicht; undAusnehmen der Daten von der Speicherplatzfreigabe, deren Nutzenkennzahl den Nutzenkennzahlschwellwert erreicht oder überschreitet,wobei die im Datenspeicher gespeicherten Daten in der Form von Seiten in protokollstrukturierten Speicherbereichen vorliegen; und das Verfahren zusätzlich aufweist:Für-ungültig-Erklären von Seiten der Daten, die für eine Freigabe in Frage kommen;Auswählen mindestens eines protokollstrukturierten Speicherbereichs mit der größten Anzahl für ungültig erklärter Seiten zum Verlagern darin gültiger Seiten in einen anderen protokollstrukturierten Speicherbereich, um den ausgewählten protokollstrukturierten Speicherbereich freizugeben.

    Verfahren und Systeme zum Verwalten von Cache-Speichern
    10.
    发明专利
    Verfahren und Systeme zum Verwalten von Cache-Speichern 未知

    公开(公告)号：DE102013210719B4

    公开(公告)日：2021-03-04

    申请号：DE102013210719

    申请日：2013-06-10

    Applicant: IBM

    Inventor： HU XIAO-YU ,  KOLTSIDAS IOANNIS ,  MUENCH PAUL HENRI ,  HSU YU-CHENG ,  HAAS ROBERT ,  PLETKA ROMAN ,  BLINICK STEPHEN L ,  ELEFHERIOU EVANGELOS STAVROS ,  CHIU LAWRENCE YIUMCHEE

    IPC: G06F12/08 ,  G06F12/084 ,  G06F12/0866

    Abstract: Verfahren zum Aktualisieren von Cache-Speichern in einem gemeinsam genutzten Datenspeichersystem, wobei das Verfahren aufweist:- Bereitstellen (S100) eines computergesteuerten Systems (1), das das gemeinsam genutztes Datenspeichersystem (CS) und mehrere lokale Server (LS1, LS2) aufweist, wobei:- das gemeinsam genutzte Datenspeichersystem so eingerichtet ist, dass es mit den lokalen Servern zusammenwirkt;- die lokalen Server Anwendungen (A1, A2) unter Verwendung entsprechender Cache-Speicher (CM1, CM2) bedienen; und- jeder der lokalen Server auf Daten (D) zugreift, die in dem gemeinsam genutzten Datenspeichersystem gespeichert sind,- wobei das Verfahren ferner aufweist,- Bereitstellen (S200H, S200M) von Cachespeicher-Dateninformationen von jedem der lokalen Server (LS1, LS2) an das gemeinsam genutzte Datenspeichersystem, wobei die bereitgestellten Cachespeicher-Dateninformationen aufweisen:- Cachespeicherzugriff-Trefferdaten (H), die Cachespeicherzugriff-Treffer von jedem der lokalen Server darstellen; und- Cachespeicherzugriff-Fehltrefferdaten (M), die Cachespeicherzugriff-Fehltreffer von jedem der lokalen Server darstellen;- in dem gemeinsam genutzten Datenspeichersystem Zusammenführen (S300) wenigstens eines Teils der empfangenen Cachespeicherzugriff-Trefferdaten und Cachespeicherzugriff-Fehltrefferdaten zu zusammengeführten Cachespeicher-Dateninformationen (ACD) und Bereitstellen (S400) der zusammengeführten Cachespeicher-Dateninformationen an einen oder mehrere der lokalen Server; und- in dem einen oder den mehreren lokalen Servern Aktualisieren (S500) von einem bzw. mehreren Cache-Speichern, die verwendet werden, um die eine bzw. die mehreren Anwendungen zu bedienen, auf der Grundlage der bereitgestellten zusammengeführten Cachespeicher-Dateninformationen (ACD),- wobei das Aktualisieren (S500) eines Cache-Speichers (CM1) in Bezug auf Anforderungen an den Cache-Speicher (CM1) von einer entsprechenden Anwendung (A1), die durch einen entsprechenden lokalen Server (LS1) bedient wird, asynchron ausgeführt wird durch eine asynchrone Ausführungseinheit unabhängig vom Austausch von Daten zwischen dem lokalen Cache-Speicher und dem gemeinsam genutzten Datenspeichersystem.

Patent Agency Ranking