公开(公告)号：AT512447T

公开(公告)日：2011-06-15

申请号：AT09179588

申请日：2009-12-17

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: H01H1/00

公开(公告)号：FR2946775A1

公开(公告)日：2010-12-17

申请号：FR0953968

申请日：2009-06-15

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: G06K19/073 ,  G06K19/077

Abstract: L'invention concerne un dispositif de détection d'amincissement du substrat d'une puce de circuit intégré, comportant, dans la couche active du substrat, des résistances diffusées (31, 33, 35, 37) en forme de barreaux reliées en un pont de Wheatstone, dans lequel : des premières résistances opposées (31, 33) du pont sont orientées selon une première direction ; les secondes résistances opposées (35, 37) du pont sont orientées selon une seconde direction ; et les première et seconde directions sont telles qu'un amincissement du substrat entraine une variation de la valeur de déséquilibre (V ) du pont.

公开(公告)号：FR2924859A1

公开(公告)日：2009-06-12

申请号：FR0759563

申请日：2007-12-05

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: H01L21/8247 ,  H01L21/28 ,  H01L27/115 ,  H01L29/423 ,  H01L29/788

Abstract: L'invention concerne un procédé de fabrication d'une cellule d'une mémoire non volatile effaçable et programmable électriquement comprenant un transistor MOS (MEM) à double grille. Le procédé comprend les étapes consistant à prévoir un substrat semiconducteur recouvert d'une couche isolante comprenant une portion amincie et ayant une première face commune avec le substrat et une seconde face opposée à la première face ; et à incorporer de l'azote au niveau de la seconde face d'où il résulte que la concentration maximale d'azote est plus proche de la seconde face que de la première face.

公开(公告)号：FR3099259B1

公开(公告)日：2021-08-13

申请号：FR1908376

申请日：2019-07-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  MARINET FABRICE

IPC: G06F21/70 ,  H01L27/115

Abstract: Le circuit intégré comprend : - une mémoire (MEM) comportant au moins un transistor d’état (TE) comprenant une grille flottante (FG), stockant une donnée respective ; - un dispositif de protection des données stockées dans la mémoire (DIS) comprenant, pour chaque transistor d’état (TE), au moins une structure capacitive (SC) comprenant un premier corps électriquement conducteur (CC1) couplé à la grille flottante (FG) du transistor d’état (TE), un corps diélectrique (IMD), et un deuxième corps électriquement conducteur (CC2) couplé à une borne de masse (GND). Le corps diélectrique (IMD) est configuré pour coupler électriquement la grille flottante (FG) et la borne de masse (GND) de façon à modifier la charge de la grille flottante (FG) et perdre la donnée correspondante si une solution aqueuse est mise en contact avec le corps diélectrique (IMD), et pour isoler électriquement la grille flottante (FG) et la borne de masse (GND) sinon. Figure pour l’abrégé : Fig 1A

公开(公告)号：FR3091786A1

公开(公告)日：2020-07-17

申请号：FR1900385

申请日：2019-01-16

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: H01L29/868 ,  H01L21/329 ,  H01L29/12

Abstract: La diode (DD1) comprend un barreau de silicium polycristallin (PL2) comportant une première région dopée d’un premier type de conductivité (P+), une deuxième région dopée d’un deuxième type de conductivité (N+) et une région intrinsèque (INT), et comprend une couche conductrice (PL1) apte à être polarisée, parallèle au barreau de silicium polycristallin (PL2) et séparée dudit barreau par une couche diélectrique (CD). Figure de l’abrégé : figure 1

公开(公告)号：FR3091785A1

公开(公告)日：2020-07-17

申请号：FR1900384

申请日：2019-01-16

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: H01L29/868 ,  H01L21/329 ,  H01L29/12

Abstract: La diode (DD) comprend une première région de silicium polycristallin dopée d’un premier type de conductivité (P+), une deuxième région de silicium polycristallin dopée d’un deuxième type de conductivité (N+) et une région de silicium polycristallin intrinsèque (INT), dans laquelle la région de silicium polycristallin intrinsèque (INT) comporte des atomes de fluor. Figure de l’abrégé : figure 1

公开(公告)号：FR3079342B1

公开(公告)日：2020-04-17

申请号：FR1852417

申请日：2018-03-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: H01H85/04 ,  H01L21/00 ,  H05K1/00

Abstract: Plaquette semi-conductrice (1), comportant des premières zones (Z1) contenant des circuits intégrés (CI) possédant chacun un substrat (S) et au moins un anneau d'étanchéité (AT) en périphérie du substrat (S), les premières zones (Z1) étant mutuellement séparées par des deuxièmes zones (Z2) contenant des chemins ou lignes de découpe (LD), dans laquelle au moins un circuit intégré (CI1) comporte au moins un dispositif fusible (DIS) électriquement conducteur s'étendant, entre un premier endroit (E1) à l'intérieur du circuit intégré (CI1) et un deuxième endroit (E2) situé à l'extérieur du circuit intégré (CI1) au-delà d'une des lignes de découpe (LD) voisine du circuit intégré, en traversant ledit au moins un anneau d'étanchéité (AT) et en chevauchant ladite ligne de découpe (LD) voisine, la partie traversante du dispositif fusible étant électriquement isolée dudit au moins un anneau d'étanchéité (AT) et du substrat (S), la partie chevauchante (PST2) étant adaptée à être sectionnée, le dispositif fusible (DIS) étant apte à passer d'un état électriquement passant à un état électriquement non passant lors du sectionnement (S2) de la partie chevauchante (PST2) occasionné par une découpe de la plaquette (1) le long de ladite ligne de découpe (LD) voisine.

公开(公告)号：FR3085530A1

公开(公告)日：2020-03-06

申请号：FR1857840

申请日：2018-08-31

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  MARINET FABRICE

IPC: G11C17/16 ,  G11C17/18

Abstract: Circuit intégré comportant au moins une cellule mémoire (CM) intégrant un dispositif anti-fusible (DIS) comportant un transistor d'état (TR) possédant une grille de commande (EG) et une deuxième grille (FG) configurée pour être flottante de façon à conférer un état non claqué au dispositif anti-fusible (DIS) ou électriquement couplée à la grille de commande de façon à conférer un état claqué au dispositif antifusible (DIS).

公开(公告)号：FR3084492A1

公开(公告)日：2020-01-31

申请号：FR1857057

申请日：2018-07-30

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARINET FABRICE ,  FORNARA PASCAL

IPC: G06F21/00 ,  H01L27/00

Abstract: Le procédé de détection d'une attaque d'un circuit intégré (CI) par un faisceau de particules électriquement chargées (IB), comprend : - une réalisation dans le circuit intégré d'au moins un corps électriquement conducteur (MPL) et d'au moins un transistor d'état ayant une grille flottante (FG) électriquement couplée audit au moins un corps électriquement conducteur (MPL) ; - une configuration dudit au moins un transistor d'état (FGT) de façon à lui conférer une tension de seuil initiale ; et - une détection de ladite attaque par une détection d'une tension de seuil dudit au moins un transistor d'état (FGT) différente de la tension de seuil initiale. (FGT).

公开(公告)号：FR3059145B1

公开(公告)日：2019-07-19

申请号：FR1661347

申请日：2016-11-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  BOUTON GUILHEM ,  LISART MATHIEU

IPC: H01L21/04 ,  H05K1/02

Abstract: Circuit intégré, comprenant au-dessus d'un substrat semiconducteur (SB) une multitude de plots électriquement conducteurs situés respectivement entre des zones de composants du circuit intégré et un premier niveau de métallisation du circuit intégré et enrobés dans une région isolante (RIS2), ladite multitude de plots comportant des premiers plots (PLT1) en contact électrique avec des premières zones de composant correspondantes (Z1) et au moins un deuxième plot non en contact électrique avec une deuxième zone de composant correspondante (Z2), de façon à former au moins une discontinuité électrique.