-
公开(公告)号：JP2010287894A
公开(公告)日：2010-12-24
申请号：JP2010134365
申请日：2010-06-11
Inventor： FORNARA PASCAL , RIVERO CHRISTIAN
IPC: H01L21/822 , G06K19/073 , H01L27/04
CPC classification number: G01R31/2851 , G01L9/0042 , G06K19/07363 , G06K19/07381 , H01L22/34 , H01L23/576 , H01L2924/0002 , H01L2924/00
Abstract: PROBLEM TO BE SOLVED: To provide a device for detecting a part reduced in thickness of a substrate of an IC chip. SOLUTION: This device for detecting a part reduced in thickness of a substrate of an IC chip includes, in an active region of the substrate, a plurality of resistors connected as a Wheatstone bridge and dispersed in a rod shape; a first pair of facing resistors of the bridge are directed in a first direction; a second pair of facing resistors of the bridge are directed in a second direction; and the first and second directions are directions for changing an imbalance value of the bridge by parts of the substrate reduced in thickness. COPYRIGHT: (C)2011,JPO&INPIT
Abstract translation: 要解决的问题：提供一种用于检测IC芯片的基板的厚度减小的部件。 解决方案：用于检测IC芯片的基板的厚度减小的装置包括在基板的有源区域中连接有惠斯登电桥并分散成棒状的多个电阻器; 桥的第一对面对电阻器沿第一方向被引导; 桥的第二对面对电阻器沿第二方向被引导; 并且第一和第二方向是用于通过减小厚度的基板的一部分改变桥的不平衡值的方向。 版权所有（C）2011，JPO＆INPIT
-
公开(公告)号：FR3059145B1
公开(公告)日：2019-07-19
申请号：FR1661347
申请日：2016-11-22
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： RIVERO CHRISTIAN , FORNARA PASCAL , BOUTON GUILHEM , LISART MATHIEU
Abstract: Circuit intégré, comprenant au-dessus d'un substrat semiconducteur (SB) une multitude de plots électriquement conducteurs situés respectivement entre des zones de composants du circuit intégré et un premier niveau de métallisation du circuit intégré et enrobés dans une région isolante (RIS2), ladite multitude de plots comportant des premiers plots (PLT1) en contact électrique avec des premières zones de composant correspondantes (Z1) et au moins un deuxième plot non en contact électrique avec une deuxième zone de composant correspondante (Z2), de façon à former au moins une discontinuité électrique.
-
公开(公告)号：FR2993983A1
公开(公告)日：2014-01-31
申请号：FR1257356
申请日：2012-07-30
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： FORNARA PASCAL , RIVERO CHRISTIAN
Abstract: L'invention concerne un procédé de contrôle d'un circuit intégré, le procédé comprenant des étapes consistant à : former dans un circuit intégré (IC) un circuit de mesure (STSS, STS1, STS2, STS3) sensible aux contraintes mécaniques, fournir par le circuit de mesure un signal de mesure (SM, SV) représentatif de contraintes mécaniques exercées sur le circuit de mesure, le circuit de mesure étant formé en une position du circuit intégré telle que le signal de mesure soit également représentatif de contraintes mécaniques exercées sur un circuit fonctionnel (FCT) du circuit intégré, déterminer à partir du signal de mesure la valeur d'un paramètre (CV) du circuit fonctionnel, pour diminuer un impact de la variation de contraintes mécaniques sur le fonctionnement du circuit fonctionnel, et fournir la valeur du paramètre au circuit fonctionnel.
-
公开(公告)号：FR2984013B1
公开(公告)日：2014-01-10
申请号：FR1161410
申请日：2011-12-09
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： DI-GIACOMO ANTONIO , RIVERO CHRISTIAN , FORNARA PASCAL
IPC: H01L37/00
-
公开(公告)号：FR2984009B1
公开(公告)日：2014-01-03
申请号：FR1161407
申请日：2011-12-09
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： FORNARA PASCAL , RIVERO CHRISTIAN , DI-GIACOMO ANTONIO
-
Patent Agency Ranking
公开(公告)号：FR2977984B1
公开(公告)日：2013-07-05
申请号：FR1156417
申请日：2011-07-13
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： FORNARA PASCAL , RIVERO CHRISTIAN
IPC: H01L35/32 , H01L27/112
-
公开(公告)号：FR2984013A1
公开(公告)日：2013-06-14
申请号：FR1161410
申请日：2011-12-09
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： DI-GIACOMO ANTONIO , RIVERO CHRISTIAN , FORNARA PASCAL
IPC: H01L37/00
Abstract: Circuit intégré, comprenant au dessus d'un substrat une partie (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante, qui comprend en outre au sein de ladite partie, un dispositif mécanique de commutation électrique (CMT) comportant dans un logement (LG) au moins un premier ensemble thermiquement déformable (ENS1) incluant une poutre (PTR) maintenue en au moins deux endroits différents par au moins deux bras (BR1A, BR1B) solidaires de bords (BDA, BDB) du logement, la poutre et les bras étant métalliques et situés au sein d'un même premier niveau de métallisation, et un corps électriquement conducteur (CPS), ledit premier ensemble (ENS1) ayant au moins une première configuration lorsqu'il a une première température et une deuxième configuration lorsqu'au moins un des bras a une deuxième température différente de la première température, la poutre (PTR) étant à distance dudit corps (CPS) dans l'une des configurations et en contact avec ledit corps et immobilisée par ledit corps (CPS) dans l'autre configuration de façon à pouvoir établir ou interdire une liaison électrique passant par ledit corps et par ladite poutre, ledit premier ensemble étant activable pour passer d'une des configurations à une autre.
-
公开(公告)号：FR2968455A1
公开(公告)日：2012-06-08
申请号：FR1060128
申请日：2010-12-06
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： FORNARA PASCAL , RIVERO CHRISTIAN
IPC: H01L23/544 , H01L27/08
Abstract: Procédé d'identification d'un produit comportant une zone métallique formée lors de la fabrication du produit, le procédé comprenant une détermination (10) d'une empreinte représentative de la structure granulaire de ladite zone métallique (ZM) et une élaboration (11) d'une information d'identification (Id) dudit produit à partir de ladite empreinte.
-
公开(公告)号：FR3131801B1
公开(公告)日：2025-05-02
申请号：FR2200145
申请日：2022-01-10
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： FORNARA PASCAL , RIVERO CHRISTIAN , JULIEN FRANCK
Abstract: Interrupteur Radio Fréquence La présente description concerne un procédé de fabrication d'un dispositif comprenant un interrupteur radio fréquence (10), le procédé comprenant : a. la formation d'une première couche de siliciure (29) sur une deuxième couche conductrice ou semiconductrice (16, 18, 22) ; b. la formation d'une troisième couche isolante (26) sur la première couche (29) ; c. la formation dans la troisième couche isolante (26) d'une cavité (32) atteignant la première couche de siliciure (29) ; d. la formation d'une quatrième couche métallique (34) dans la cavité (32) en contact avec la première couche de siliciure (29) ; e. un recuit non oxydant ; et f. le remplissage de la cavité (32) par un matériau conducteur (38). Figure pour l'abrégé : Fig. 4
-
公开(公告)号：FR3132789B1
公开(公告)日：2025-01-03
申请号：FR2201326
申请日：2022-02-15
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： RIVERO CHRISTIAN , FORNARA PASCAL
IPC: H01L21/768
Abstract: Contact pour composant électronique La présente description concerne un procédé de fabrication d’un contact (250) sur une région semiconductrice (124, 126) d’un composant électronique (200), ledit procédé comprenant :- une étape de formation d’un empilement de couches adaptées à être électriquement conductrices sur les parois latérales et au fond d’un orifice (251) traversant une région diélectrique (142) du composant électronique, à partir d’une première surface (142A) de ladite région diélectrique, le fond de l’orifice débouchant au droit de la région semiconductrice, ladite étape de formation comprenant la formation d’une couche (253) de polysilicium et d’une couche d’un premier métal en contact avec la couche de polysilicium, ledit premier métal étant choisi dans le groupe des terres rares, et étant adapté à former avec le polysilicium un siliciure de métal ; puis- une étape de recuit thermique adaptée à faire réagir le premier métal et le polysilicium, conduisant à la formation d’une couche (256) de siliciure de métal comprenant au moins une portion s’étendant dans la direction longitudinale de l’orifice. Figure pour l'abrégé : Fig. 2G
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.022 seconds)
