中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

3230 records (took 0.035 seconds)

    CELLULE MEMOIRE A PROGRAMMATION UNIQUE
    21.
    发明申请
    CELLULE MEMOIRE A PROGRAMMATION UNIQUE 审中-公开
    一次性可编程存储器单元

    公开(公告)号：WO2003069631A2

    公开(公告)日：2003-08-21

    申请号：PCT/FR2003/000447

    申请日：2003-02-11

    Applicant: STMicroelectronics S.A. ,  BARDOUILLET, Michel ,  RIZZO, Pierre ,  MALHERBE, Alexandre ,  WUIDART, Luc

    Inventor： BARDOUILLET, Michel ,  RIZZO, Pierre ,  MALHERBE, Alexandre ,  WUIDART, Luc

    IPC: G11C17/14

    CPC classification number: G11C17/14 ,  G11C16/22

    Abstract: L'invention concerne une cellule mémoire d'une valeur binaire, comportant deux branches parallèles comprenant chacune au moins une résistance de programmation (Rpl, Rp2) en silicium polycristallin connectée entre une première borne (1) d'alimentation et un point ou borne de lecture différentielle (4, 6) de l'état de la cellule, et au moins un premier interrupteur (MNP1, MNP2) reliant, lors d'une programmation, une desdites bornes de lecture à une deuxième borne (2) d'alimentation.

    Abstract translation: 本发明涉及具有由两个平行分支组成的二进制值的存储单元。 每个所述分支包括：至少一个多晶硅编程电阻器（Rpl，Rp2），其连接在第一电源端子（1）和用于存储器单元状态的差分读取（4,6）的点或端子之间; 以及至少一个第一开关（MNP1，MNP2），其在编程期间将所述读取端子中的一个连接到第二供电端子（2）。

    TRANSPONDEUR ELECTROMAGNETIQUE A CODE PROGRAMMABLE
    22.
    发明申请
    TRANSPONDEUR ELECTROMAGNETIQUE A CODE PROGRAMMABLE 审中-公开
    具有可编程码的电磁传感器

    公开(公告)号：WO2003069550A2

    公开(公告)日：2003-08-21

    申请号：PCT/FR2003/000443

    申请日：2003-02-11

    Applicant: STMicroelectronics S.A.

    Inventor： WUIDART, Luc ,  BARDOUILLET, Michel

    IPC: G06K19/07

    CPC classification number: G11C17/14 ,  G06K19/067 ,  G06K19/0723

    Abstract: L'invention concerne un transpondeur électromagnétique (20) comprenant : un circuit oscillant parallèle (L2, C2) propre à extraire d'un champ rayonné un signal d'alimentation ; en parallèle sur le circuit oscillant, plusieurs branches comprenant chacune une résistance programmable (Rpi) et un interrupteur (Mi) ; et un élément (27) de commande cyclique de fermeture des interrupteurs successivement, chaque résistance constituant un élément de stockage d'une partie de code stocké dans le transpondeur.

    Abstract translation: 本发明涉及一种电磁应答器（20），包括：用于从辐射场提取电源信号的并联振荡电路（L2，C2）; 在振荡电路上平行布置的多个支腿，分别包括可编程电阻（Rpi）和断续器（Mi）; 以及用于连续关闭断路器的循环控制元件（27）。 每个电阻体现了存储在应答器中的部分代码的元素。

    INTERRUPTEUR BIDIRECTIONNEL COMMANDÉ EN TENSION
    23.
    发明申请
    INTERRUPTEUR BIDIRECTIONNEL COMMANDÉ EN TENSION 审中-公开
    电压控制双向开关

    公开(公告)号：WO2003056631A1

    公开(公告)日：2003-07-10

    申请号：PCT/FR2002/004581

    申请日：2002-12-27

    Applicant: STMICROELECTRONICS, S.A. ,  SIMONNET, Jean-Michel

    Inventor： SIMONNET, Jean-Michel

    IPC: H01L29/747

    CPC classification number: H01L29/747 ,  H01L27/0817 ,  H01L29/7404

    Abstract: L'invention concerne un composant de type triac à commande en tension, formé dans un substrat (1) de type N, comprenant un premier et un deuxième thyristor vertical (Thl, Th2), une première électrode (A2) du premier thyristor, du côté de la face avant du composant, correspondant à une première région (6) de type N formée dans un premier caisson (5) de type P, le premier caisson correspondant à une première électrode (A2) du deuxième thyristor, le premier caisson contenant une deuxième région (8) de type N ; et une structure pilote compre­nant, au-dessus d'un prolongement d'une région (4) de deuxième électrode du deuxième thyristor, un deuxième caisson (11) de type P contenant des troisième et quatrième régions de type N, la troisième région (12) et une portion du deuxième caisson (11) étant reliées à une borne de gâchette (G), la quatrième région (13) étant reliée à la deuxième région (8).

    Abstract translation: 本发明涉及形成在包括第一和第二垂直晶闸管（Th1，Th2），第一晶闸管的第一电极（A2），第一晶闸管的前侧上的N型衬底（1）中的电压控制三端双向可控硅开关元件 所述部件对应于形成在第一P型盒（5）中的第一N型区域（6），所述第一箱体对应于所述第二晶闸管的第一电极（A2），所述第一箱体包含第二N-型区域， 类型区域（8）; 以及引导结构，包括在所述第二晶闸管的第二电极区域（4）的延伸部上方，包含第三和第四N型区域的第二P型盒（11），所述第三区域（12）和 第二盒（11）连接到栅极端子（G），第四区域（13）连接到第二区域（8）。

    DIODE VERTICALE DE FAIBLE CAPACITE
    26.
    发明申请
    DIODE VERTICALE DE FAIBLE CAPACITE 审中-公开
    低容量垂直二极管

    公开(公告)号：WO2003026020A1

    公开(公告)日：2003-03-27

    申请号：PCT/FR2002/003080

    申请日：2002-09-10

    Applicant: STMICROELECTRONICS S.A. ,  COLLARD, Emmanuel ,  POVEDA, Patrick

    Inventor： COLLARD, Emmanuel ,  POVEDA, Patrick

    IPC: H01L29/861

    CPC classification number: H01L29/868 ,  H01L29/8613

    Abstract: L'invention concerne une diode verticale à montage par une face avant et de faible capacité réalisée dans un substrat semiconducteur (1), comprenant une première zone en saillie par rapport à la surface du substrat comportant au moins une couche semiconductrice (3) dopée d'un type de conductivité opposé à celui du substrat, la surface supérieure de la couche semi-conductrice portant une première bille de soudure (23). La diode comprend une seconde zone comportant sur le substrat une pister conductrice épaisse (16) portant au moins deux seconds billes de soudure (24), lesdites première et seconde billes de soudure définissant un plan parallèle au plan du substrat.

    Abstract translation: 本发明涉及一种设计成由半导体衬底（1）制成的前表面安装的低容量垂直二极管，包括相对于衬底的表面突出的第一区域，该第一区域包括至少掺杂有半导体衬底的半导体层（3） 类型的导电性与衬底的导电性相反，半导体层的上表面具有第一焊料凸块（23）。 所述二极管包括第二区域，所述第二区域在所述衬底上具有承载至少第二焊料凸块（24）的厚条状导体（16），所述第一和第二焊料凸块限定平行于所述衬底平面的平面。

    PROTOCOLE D'AUTHENTIFICATION A VERIFICATION D'INTEGRITE DE MEMOIRE
    27.
    发明申请
    PROTOCOLE D'AUTHENTIFICATION A VERIFICATION D'INTEGRITE DE MEMOIRE 审中-公开
    具有存储器完整性验证的认证协议

    公开(公告)号：WO2003023725A1

    公开(公告)日：2003-03-20

    申请号：PCT/FR2002/003081

    申请日：2002-09-10

    Applicant: STMICROELECTRONICS S.A. ,  WUIDART, Luc ,  BALTHAZAR, Pierre

    Inventor： WUIDART, Luc ,  BALTHAZAR, Pierre

    IPC: G07F7/12

    CPC classification number: G07F7/1008 ,  G06Q20/341 ,  G06Q20/4097 ,  G07F7/082 ,  H04L9/3247 ,  H04L2209/12

    Abstract: L'invention concerne un procédé de fourniture d'une quantité privée (s) dans un circuit intégré participant à une procédure d'authentification au moyen d'un dispositif externe tenant compte de cette quantité privée, ladite quantité privée étant fonction d'une signature (SIGN) d'au moins une mémoire (4, 10, 11, 12) associée au circuit intégré pour vérifier l'intégrité de cette mémoire.

    Abstract translation: 本发明涉及一种通过考虑所述私人数量的外部设备在涉及认证过程的集成电路中提供私人数量的方法。 为了验证所述存储元件的完整性，专用量是与集成电路相关联的至少一个存储元件（4,10,11,12）的签名（SIGN）的函数。

    PROCEDE POUR INDIQUER UN SECTEUR SUR UN SUPPORT D'INFORMATION ET SUPPORT D'INFORMATION ADAPTE A CE PROCEDE
    28.
    发明申请
    PROCEDE POUR INDIQUER UN SECTEUR SUR UN SUPPORT D'INFORMATION ET SUPPORT D'INFORMATION ADAPTE A CE PROCEDE 审中-公开
    用于表示数据媒体上的部分和适用于说明方法的数据媒体的方法

    公开(公告)号：WO2002099802A1

    公开(公告)日：2002-12-12

    申请号：PCT/FR2002/001836

    申请日：2002-05-31

    Applicant: STMICROELECTRONICS S.A. ,  GRAFFOULIERE, Philippe

    Inventor： GRAFFOULIERE, Philippe

    IPC: G11B20/12

    CPC classification number: G11B27/24 ,  G11B7/007 ,  G11B7/00745 ,  G11B20/10009 ,  G11B20/1403 ,  G11B27/19 ,  G11B27/3027 ,  G11B2220/20

    Abstract: Pour indiquer sur un support d'information (9), un secteur référencé par un mot binaire (16) constitué d'un nombre M de premiers multiplets comprenant chacun un nombre L de bits, le procédé comprend des actions consistant à graver sur le support d'information localement à ce secteur, une succession de M deuxièmes multiplets correspondant chacun à un premier multiplet, chaque deuxième multiplet étant égal à un vecteur de N composantes, chacune de valeur +1 ou -1, tel que N = 2 L -1 et tel que le produit scalaire dudit vecteur par tout autre vecteur auquel est égal un autre deuxième multiplet, est au plus égal à +1. Le support d'information (9) est par exemple un disque optique.

    Abstract translation: 本发明涉及一种用于在数据介质（9）上指示由包括每个L个位数的M个多重位组成的二进制字（16）引用的扇区的方法，包括在所述数据介质上本地对数据介质进行雕刻的操作 扇区，连续的M个多重对应每个到第一多重位，每个第二多重峰等于N个分量的向量，每个值为+1或-1，使得N = 2L 并且使得通过任何其它向量等于另一第二多重峰的向量的标量积不大于+ 1。数据介质（9）例如是光盘。

    STOCKAGE D'UN CODE BINAIRE IMMUABLE DANS UN CIRCUIT INTEGRE
    29.
    发明申请
    STOCKAGE D'UN CODE BINAIRE IMMUABLE DANS UN CIRCUIT INTEGRE 审中-公开
    在集成电路中存储不同的二进制代码

    公开(公告)号：WO2002082449A1

    公开(公告)日：2002-10-17

    申请号：PCT/FR2002/001193

    申请日：2002-04-04

    Applicant: STMICROELECTRONICS S.A. ,  BARDOUILLET, Michel ,  WUIDART, Luc

    Inventor： BARDOUILLET, Michel ,  WUIDART, Luc

    IPC: G11C5/00

    CPC classification number: G11C5/00 ,  G11C8/20 ,  H03K5/15 ,  H03K5/15066

    Abstract: L'invention concerne un circuit (1) de stockage d'un code binaire (B 1 , B 2 , ..., B i-1 , B i , ..., B n-1 , B n ) dans une puce de circuit intégré, comportant une borne (2) d'entrée d'application d0un signal (E) de déclenchement d'une lecture du code, des bornes (3 1 , 3 2 , ..., 3 i-1 , 3 i , ..., 3 n-1 , 3 n ) de sortie propres à délivrer lidit code binaire, des premiers chemins électriques (P 1 , P 2 , ..., P i , ..., P n ) reliant individuellement ladite borne d'entrée à chaque borne de sortie, chaque chemin apportant un retard fixé à la fabrication du circuit intégré, et des moyens (4, 5 1 , 5 2 , ..., 5 i , ..., 5 n ) de prise en compte simultanée des états binaires présents en sortie des chemins électriques.

    Abstract translation: 本发明涉及一种用于在集成电路芯片中存储二进制码（B1，B2，Bi-1，Bi，Bn-1，Bn）的电路（1），包括输入端（2）施加信号（E ）触发读取代码，用于传送所述二进制代码的输出端子（31,32，，3i-1,3i，... 3n-1,3n），分别连接的第一电路（P1，P2，，Pi，Pn） 所述输入端子连接到每个输出端子，每个路径在集成电路的制造中输入固定的延迟;以及同时对存在于电路径的输出中的二进制状态进行积分的装置（4,51,52,5i，...）。

Patent Agency Ranking