中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

79 records (took 0.018 seconds)

    TIME-TO-DIGITAL CONVERTER AND CONVERSION METHOD
    21.
    发明申请
    TIME-TO-DIGITAL CONVERTER AND CONVERSION METHOD 审中-公开
    时间数字转换器和转换方法

    公开(公告)号：WO2012141451A3

    公开(公告)日：2012-12-06

    申请号：PCT/KR2012002526

    申请日：2012-04-04

    Applicant: UNIV YONSEI IACF ,  KIM TAE WOOK ,  KIM YEOMYUNG ,  HAN GUNHEE

    Inventor： KIM TAE WOOK ,  KIM YEOMYUNG ,  HAN GUNHEE

    IPC: H03M1/50

    CPC classification number: G04F10/005 ,  G04F10/00 ,  H03M1/00 ,  H03M1/12 ,  H03M1/1225 ,  H03M2201/4233 ,  H04L7/033

    Abstract: One embodiment of the present invention provides a time-to-digital (TDC) converter, comprising: a means for receiving a start signal and a stop signal; a means for generating n number of first delayed start signals (where n is an integer of 2 or more) in 1 time unit increments of delayed start signals; a means for generating a first delayed start signal and an output byte according to the logic level of the stop signal; a coarse TDC which generates a second delayed start signal, which is 1 delayed start signal selected from among the first delayed start signals, that has been shortened to less than the 1 time unit increment; a means for receiving the second delayed start signal generated by the coarse TDC and the stop signal; and a fine TDC for measuring the time difference between the second delayed start signal and the stop signal as a second time unit. According to the present invention, linearity and reliability can be improved by extending the measurement range of a fine time-to-digital converter and ensuring fast operation speed and high accuracy.

    Abstract translation: 本发明的一个实施例提供了一种时间数字（TDC）转换器，包括：用于接收开始信号和停止信号的装置; 以延迟的起始信号的1时间单位增量产生n个第一延迟起始信号（其中n是2或更大的整数）的装置; 根据停止信号的逻辑电平产生第一延迟启动信号和输出字节的装置; 粗TDC，其生成第二延迟开始信号，该第二延迟开始信号是从第一延迟开始信号中选择的，已经缩短到小于1时间单位增量的第一延迟开始信号; 用于接收由粗略TDC和停止信号产生的第二延迟启动信号的装置; 以及用于测量第二延迟开始信号与停止信号之间的时间差作为第二时间单元的精确TDC。 根据本发明，通过扩大精细的时间 - 数字转换器的测量范围并确保快速的操作速度和高精度，可以提高线性和可靠性。

    TIME REGISTER
    25.
    发明申请
    TIME REGISTER 审中-公开
    时间注册

    公开(公告)号：WO2016124227A1

    公开(公告)日：2016-08-11

    申请号：PCT/EP2015/052187

    申请日：2015-02-03

    Applicant: HUAWEI TECHNOLOGIES CO., LTD. ,  WU, Ying ,  STASZEWSKI, Robert ,  MAO, Yihong

    Inventor： WU, Ying ,  STASZEWSKI, Robert ,  MAO, Yihong

    IPC: G04F10/00 ,  H03M1/50

    CPC classification number: G04F10/005 ,  H03H19/004 ,  H03K5/135 ,  H03L7/0814 ,  H03L7/0891 ,  H03M1/00 ,  H03M1/12 ,  H03M1/1225 ,  H03M1/50 ,  H03M2201/4233

    Abstract: A time register (300) includes: a pair of inputs (345, 346) coupled to a pair of input clocks (IN 1 , IN 2 ); a pair of tri-state inverters (301, 302) for producing a pair of level signals (V C1 , V C2 ); and a pair of outputs (347, 348) coupled to the level signals (V C1 , V C2 ) for producing a pair of output clocks (OUT 1 , OUT 2 ), wherein the tri-state inverters (301, 302) are responsive to a pair of state signals (S 1 , S 2 ) and the pair of input clocks (IN 1 , IN 2 ) for holding or discharging the level signals (V C1 , V C2 ).

    Abstract translation: 时间寄存器（300）包括：耦合到一对输入时钟（IN1，IN2）的一对输入（345,346）; 一对用于产生一对电平信号（VC1，VC2）的三态反相器（301,302）; 以及耦合到电平信号（VC1，VC2）的一对输出（347,348），用于产生一对输出时钟（OUT1，OUT2），其中三态反相器（301,302）响应于一对 状态信号（S1，S2）和用于保持或放电电平信号（VC1，VC2）的一对输入时钟（IN1，IN2）。

    電子デバイス及び出力方法
    26.
    发明申请
    電子デバイス及び出力方法 审中-公开
    电子设备和输出方法

    公开(公告)号：WO2012144623A1

    公开(公告)日：2012-10-26

    申请号：PCT/JP2012/060771

    申请日：2012-04-20

    Applicant: 株式会社東芝 ,  東芝メディカルシステムズ株式会社 ,  マン,グレゴリー ジェイ. ,  ワン,ジン-チャン

    Inventor： マン，グレゴリー　ジェイ． ,  ワン，ジン－チャン

    IPC: G01T1/161

    CPC classification number: G01T1/17 ,  H03M1/00 ,  H03M1/12 ,  H03M2201/4233

    Abstract: 　実施形態の電子デバイス（１）は、閾値決定部（１２）、複数のコンパレータ回路（２ａ～２ｈ）、時間デジタル変換回路（３ａ～３ｈ）、ローパスフィルタ部（１１）、アナログデジタル変換回路（１０）及びエネルギー算出部（９）を備える。閾値決定部（１２）は、複数の閾値を動的に決定する。各コンパレータ回路（２ａ～２ｈ）は、対応する閾値とアナログ入力信号とを比較する。時間デジタル変換回路（３ａ～３ｈ）は、アナログ入力信号が複数の閾値の中の閾値と合致した時、又は、アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する。ローパスフィルタ部（１１）は、可調節であり、アナログ入力信号をフィルタリングする。アナログデジタル変換回路（１０）は、フィルタリングされたアナログ入力信号からデジタル信号を生成する。エネルギー算出部（９）は、トリガ信号の受信に応答してデジタル信号のエネルギーを算出する。

    Abstract translation: 该电子设备（1）具有阈值确定单元（12），多个比较器电路（2a至2h），时间数字转换器电路（3a至3h），低通滤波器单元（11），模拟 数字转换器电路（10）和能量计算单元（9）。 阈值确定单元（12）动态地确定多个阈值。 每个比较器电路（2a至2h）将模拟输入信号与对应的阈值进行比较。 时间 - 数字转换器电路（3a至3h）通过在模拟输入信号匹配多个阈值中的一个阈值时或当模拟输入信号超过阈值时输出时间值来输出多个时间值。 低通滤波器单元（11）能够被调节并对模拟输入信号进行滤波。 模拟数字转换器电路（10）从滤波的模拟输入信号产生数字信号。 能量计算单元（9）响应于接收到触发信号而计算数字信号的能量。

    시간-디지털 변환기 및 변환방법
    27.
    发明申请
    시간-디지털 변환기 및 변환방법 审中-公开
    时间到数字转换器和转换方法

    公开(公告)号：WO2012141451A2

    公开(公告)日：2012-10-18

    申请号：PCT/KR2012/002526

    申请日：2012-04-04

    Applicant: 연세대학교 산학협력단 ,  김태욱 ,  김여명 ,  한건희

    Inventor： 김태욱 ,  김여명 ,  한건희

    IPC: H03M1/50

    CPC classification number: G04F10/005 ,  G04F10/00 ,  H03M1/00 ,  H03M1/12 ,  H03M1/1225 ,  H03M2201/4233 ,  H04L7/033

    Abstract: 본 발명의 실시 예는 시작신호 및 중지신호를 수신하고, 상기 시작신호를 제1시간단위로 지연시켜 n개(n은 2이상의 정수)의 제1지연시작신호를 생성하며, 상기 제1지연시작신호와 중지신호의 논리레벨에 따른 출력비트를 생성하고, 상기 제1지연시작신호 중 하나의 제1지연시작신호를 상기 제1시간단위보다 짧은 시간단위로 지연시킨 제2지연시작신호를 생성하는 코오스 TDC, 상기 코오스 TDC에서 생성된 제2지연시작신호 및 상기 중지신호를 수신하고, 상기 제2지연시작신호와 중지신호의 시간차를 제2시간 단위로 측정하는 파인 TDC를 포함하는 시간-디지털 변환기를 제공한다. 본 발명에 의해 빠른 동작 속도 및 높은 정확도를 보장함과 파인 시간-디지털 변환기의 측정범위를 확장함으로써, 선형성을 유지하고 신뢰성을 향상시킬 수 있다.

    Abstract translation: 本发明的一个实施例提供了一种时间数字（TDC）转换器，包括：用于接收起始信号和停止信号的装置; 用于以延迟起始信号的1个时间单位增量产生n个第一延迟起始信号（其中n是2或更大的整数）的装置; 根据停止信号的逻辑电平产生第一延迟启动信号和输出字节的装置; 粗略TDC，其生成被缩短为小于1倍单位增量的从第一延迟开始信号中选择的1个延迟起始信号的第二延迟起始信号; 用于接收由粗TDC和停止信号产生的第二延迟启动信号的装置; 以及用于测量第二延迟开始信号和停止信号之间的时间差的精细TDC作为第二时间单位。 根据本发明，通过延长精细时间 - 数字转换器的测量范围并确保快速的操作速度和高精度，可以提高线性度和可靠性。

    시간 - 디지털 컨버터를 위한 장치 및 시간 - 디지털 컨버팅 방법
    28.
    发明公开
    시간 - 디지털 컨버터를 위한 장치 및 시간 - 디지털 컨버팅 방법 审中-公开
    - 用于时间数字转换器的装置和时间数字转换的方法

    公开(公告)号：KR20180028894A

    公开(公告)日：2018-03-19

    申请号：KR20170049078

    申请日：2017-04-17

    IPC: G04F10/00 ,  H03K5/00 ,  H03K5/14 ,  H03M1/38

    CPC classification number: G04F10/005 ,  H03M1/00 ,  H03M1/12 ,  H03M1/145 ,  H03M1/38 ,  H03M1/50 ,  H03M7/30 ,  H03M2201/4233

    Abstract: 시간 - 디지털컨버터를위한장치및 시간 - 디지털컨버팅방법이제공된다. 시간 - 디지털컨버터는, 지연프로세서, 지연프로세서와연결되고, 지연프로세서내의인접한스테이지들로부터, 서로반대극성을갖는제1 전압과제2 전압을선택하는코스(coarse) 컨버터및 노드셀렉터(selector), 코스컨버터및 노드셀렉터와연결되고, 제1 및제2 전압과관련하여제로 - 크로싱시간(zero-crossing time)을결정하는미세컨버터(fine converter) 및코스컨버터및 노드셀렉터, 및미세컨버터와연결되고, 제1 전압, 제2 전압및 제로 - 크로싱시간을수신받고인코딩하는인코더를포함하고, 제1 전압은제로 - 크로싱시간전의첫번째음의전압이고, 제2 전압은제로 - 크로싱시간후의첫번째양의전압이다.

    Abstract translation: 一种设备和方法。 该装置包括延迟处理器，连接到延迟处理器并被配置为选择延迟处理器的相邻级的相反极性的第一电压V1和第二电压V2的粗略转换器和节点选择器，连接到粗略转换器的精确转换器 以及节点选择器并且被配置为确定与第一电压V1和第二电压V2相关联的过零时间; 以及编码器，连接到所述粗略转换器和所述精细转换器并且被配置为接收并编码所述第一电压V1，所述第二电压V2和所述过零时间，其中V1是所述过零时间之前的第一负电压，并且V2 是过零时间后的第一个正电压。

    Background calibration of time-interleaved analog-to-digital converters
    29.
    发明授权
    Background calibration of time-interleaved analog-to-digital converters 有权
    时间交织模数转换器的背景校准

    公开(公告)号：US09401726B2

    公开(公告)日：2016-07-26

    申请号：US14554790

    申请日：2014-11-26

    Applicant: Silicon Laboratories Inc.

    Inventor： Kareem A. Ragab ,  John Khoury

    IPC: H03M1/10 ,  H03M1/06 ,  H03M1/12 ,  H03M1/00

    CPC classification number: H03M1/1023 ,  H03M1/00 ,  H03M1/0626 ,  H03M1/0695 ,  H03M1/1004 ,  H03M1/1028 ,  H03M1/12 ,  H03M1/121 ,  H03M1/1215 ,  H03M1/124 ,  H03M2201/4233

    Abstract: A robust and fast background calibration technique for correction of time-interleaved ADC offset, gain, bandwidth, and timing mismatches is proposed. The technique combines the use of a calibration signal and a reference ADC. The calibration signal enhances robustness and makes the technique independent of the input signal's statistics. The reference ADC speeds up convergence and enables the use of a small amplitude calibration signal that does not significantly reduce the input signal dynamic range. The calibration signal can be subtracted or filtered from the ADC output and is therefore invisible to the ADC user.

    Abstract translation: 提出了用于校正时间交织的ADC偏移，增益，带宽和时序不匹配的鲁棒且快速的背景校准技术。 该技术结合使用校准信号和参考ADC。 校准信号增强了鲁棒性，使得该技术独立于输入信号的统计。 参考ADC可以加快收敛速度​​，并且可以使用不会显着降低输入信号动态范围的小幅度校准信号。 校准信号可以从ADC输出中减去或滤波，因此ADC用户不可见。

    Method and circuit for bandwidth mismatch estimation in an A/D converter
    30.
    发明授权
    Method and circuit for bandwidth mismatch estimation in an A/D converter 有权
    A / D转换器带宽失配估计的方法和电路

    公开(公告)号：US09166608B1

    公开(公告)日：2015-10-20

    申请号：US14731471

    申请日：2015-06-05

    Applicant: IMEC VZW

    Inventor： Kazuaki Deguchi ,  Bob Verbruggen ,  Jan Craninckx

    IPC: H03M1/10 ,  H03M1/06 ,  H03M1/00 ,  H03M1/46 ,  H03M1/12

    CPC classification number: H03M1/0604 ,  H03M1/00 ,  H03M1/002 ,  H03M1/1071 ,  H03M1/109 ,  H03M1/12 ,  H03M1/1215 ,  H03M1/14 ,  H03M1/468 ,  H03M2201/4233

    Abstract: Methods and devices herein relate to a method for estimating bandwidth mismatch in a time-interleaved A/D converter. An example method includes precharging terminals of capacitors to a first state in each channel of a plurality of channels and sampling a reference analog input voltage signal (Vref) applied via a first switchable path whereby the sampled input voltage signal is received at first terminals of the capacitors. The method further includes setting the second terminals of each channel to a second state. The method also includes applying the reference analog input voltage signal to the first terminals via a second switchable path, and thereby creating on the first terminals a non-zero settling error. The method additionally includes quantizing the settling error to obtain an estimate of the non-zero settling error. The method yet further includes comparing the estimates of the non-zero settling errors and deriving an estimation of the bandwidth mismatch.

    Abstract translation: 这里的方法和装置涉及用于估计时间交织的A / D转换器中的带宽不匹配的方法。 示例性方法包括：在多个通道的每个通道中将电容器的端子预充电到第一状态，并对通过第一可切换路径施加的参考模拟输入电压信号（Vref）进行采样，由此在第一端子处接收采样的输入电压信号 电容器 该方法还包括将每个信道的第二终端设置为第二状态。 该方法还包括经由第二可切换路径将参考模拟输入电压信号施加到第一端子，从而在第一端子上产生非零稳定误差。 该方法另外包括量化沉降误差以获得非零建立误差的估计。 该方法还包括比较非零建立误差的估计并导出带宽不匹配的估计。

Patent Agency Ranking