Abstract:
Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren zur selektiven Transmission eines optischen Signals. Es ist Aufgabe der vorliegenden Erfindung, einen Lichtmodulator und ein Verfahren zur Lichtmodulation anzugeben, mit denen sehr kurze optische Pulse bis in den Femtosekunden-Bereich mit geringer Folgefrequenz selektiert werden können, wobei die Folgefrequenz in einem Bereich zwischen einigen Hz bis in den GHz-Bereich variabel sein soll. Dazu weist die Vorrichtung einen ersten optischen Wellenleiter (3), eine erste Treiberschaltung (14), einen zweiten optischen Wellenleiter (1, 2) und eine zweite Treiberschaltung (15) auf, wobei der Abstand zwischen einem Schaltelement der ersten Treiberschaltung (14) und dem ersten optischen Wellenleiter (3) weniger als 3 mm beträgt und der Abstand zwischen einem Schaltelement der zweiten Treiberschaltung (15) und dem zweiten optischen Wellenleiter (1, 2) weniger als 3 mm beträgt und der erste optische Wellenleiter (3) eine erste Absorbersektion (5), eine Pulspickersektion (4) sowie eine zweite Absorbersektion (18) aufweist.
Abstract:
The present invention is directed to a self-adjusting gate bias network for field effect transistors in radio frequency applications. A bias network for field effect transistors is provided comprising a field effect transistor (1) having a source electrode (1c) connected to ground and a drain electrode (1b) connected to a load (2); a radio frequency network (3) connected to the gate electrode (1a); a gate bias network (4) connected to the gate electrode (1a); wherein a device having a non-linear characteristic (5) is provided in series between the gate electrode (1a) and the gate bias network (4) such that a forward bias current at the gate electrode of the field effect transistor (1) is reduced or prevented. The reduction or prevention of a forward bias current leads in overdrive conditions to a self- adjustment of the bias point of the field-effect transistor (1) improving the reduction of distortions of an amplifier or changing the class of oscillators connected to the gate electrode (1a).
Abstract:
Die Erfindung betrifft eine Vorrichtung zur Züchtung von Kristallen aus elektrisch leitenden Schmelzen, mindestens aufweisend einen in einer Züchtungskammer (10) angeordneten, eine Schmelze (11) enthaltenen Tiegel (12), eine den Tiegel (12) umgebende Heizeinrichtung (1), welche als Mehrspulenanordnung von übereinander angeordneten Spulen (1a, 1b, 1c) ausgeführt ist, wobei die Spulen (1a, 1b, 1c) stufenförmige oder stufenlose Spulenwindungen (9) aufweisen und an den Spulen (1a, 1b, 1c) Stromzuführungsschienen (2a, 2b, 2c, 2m) angebracht sind, die elektrisch mit einer außerhalb der Züchtungskammer (10) angeordneten Energieversorgungseinrichtung (13) verbunden sind. Es ist vorgesehen, dass die Heizeinrichtung (1) Stabilisierungselemente (3a), (3b), (3c), 3d) an den Spulenwindungen (9) aufweist und die Stromzuführungsschienen (2a), (2b), (2c), (2m) in Form eines Winkelteiles ausgestaltet sind.
Abstract:
Die Erfindung betrifft eine Elektrode für einen Plasmaerzeuger zur Erzeugung von Plasmen bei Atmosphärendruck oder atmosphärennahen Drücken durch Anregung mit Mikrowellen. Vorgeschlagen wird eine Elektrode aus einem Blechstreifen (1), in dessen Längsrichtung mindestens ein Schlitz (2) mit einer Länge eingebracht ist, die das Ein- oder Mehrfache eines Viertels der Wellenlänge der Leerlauf Spannung der Mikrowelle beträgt, so dass sich mindestens zwei Teilelektroden (3) bilden, wobei die Spannungszuleitung an die Teilelektroden (3) im Bereich des oder der geschlossenen Schlitzenden erfolgt.
Abstract:
Die Erfindung betrifft ein Verfahren zur Erzeugung von vertikalen Durchkontaktierungen (Mikro-Vias) in Halbleiterwaf ern zur Herstellung von Halbleiter-Bauelementen, das heißt von Kontakten auf der Wafer-Vorderseite durch den Halbleiter-Waf er hindurch zur Wafer-Rückseite . Vorgeschlagen wird ein Verfahren mit folgenden Schritten: -Laserbohren von Sacklöchern an den Kontaktverbindungsstellen von der Wafer-Rückseite her in das Halbleitersubstrat -Reinigung des Wafers -materialselektives Plasmaätzen des Halbleitersubstrates bis zum aktiven Schichtstapel des Wafers -materialselektives Plasmaätzen des aktiven Schichtstapels des Wafers bis zum Erreichen der mit der Wafer-Rückseite zu verbindenden Kontakte -Aufbringen einer Plattierbasis auf die Wafer-Rückseite und in die Sacklöcher -galvanischer Goldauftrag auf die metallisierte Wafer- Rückseite und die Sacklöcher
Abstract:
An epitaxial growth process for producing a thick III-N layer, wherein III denotes at least one element of group III of the periodic table of elements, is disclosed, wherein a thick III-N layer is deposited above a foreign substrate. The epitaxial growth process preferably is carried out by HVPE. The substrate can also be a template comprising the foreign substrate and at least one thin III-N intermediate layer. The surface quality is improved by providing a slight intentional misorientation of the substrate, and/or a reduction of the N/III ratio and/or the reactor pressure towards the end of the epitaxial growth process. Substrates and semiconductor devices with such improved III-N layers are also disclosed.
Abstract:
The present invention relates to lipopeptides having pharmaceutical activity, to methods of their isolation and production, to pharmaceutical composition and uses thereof and to cyano-bacteria from which the compounds may be isolated.
Abstract:
Die Erfindung betrifft eine Nukleinsäuresequenz, die für Peptide kodiert, die die Interaktion von Proteinkinase A (PKA)und Proteinkinase A-Ankerproteinen (AKAP) inhibiert, einen Wirtsorganismus, der die Nukleinsäuresequenz umfasst und gegebenenfalls die Peptide exprimiert sowie die Verwendung der Peptide sowie des Wirtsorganismus bei der Untersuchung von Krankheiten, die mit der AKAP PKA Interaktion assoziiert sind sowie die Verwendung der Peptide als pharmazeutisches Mittel für die Behandlung solcher Krankheiten.
Abstract:
Es wird eine magnetische Logikeinrichtung (10) beschrieben, die ein magnetisches Element (11), mindestens zwei Eingänge (14, 15) und mindestens einen Ausgang (16) aufweist, wobei in Abhängigkeit von logischen Eingangsgrössen (IA, IB) an den Eingängen (14, 15) mindestens eine Magnetisierungsrichtung des magnetischen Elements (11) verstellbar ist, die eine logische Ausgangsgrösse 0 = F (I A , I B ) am Ausgang (16) bestimmt, und das magnetische Element (11) zwei verschiedene, nicht parallele Magnetisierungsrichtungen (M1, M2) aufweist, die miteinander derart gekoppelt sind, dass bei Umkehrung von einer der Magnetisierungsrichtungen (Ml) auch die jeweils andere Magnetisierungsrichtung (M2)umgekehrt wird.
Abstract:
Die Erfindung betrifft ein Verfahren zur Herstellung eines Braggschen Gitters in einer Halbleiterschichtenfolge eines Halbleiterkörpers mit den zugehörigen Schichtdicken und Brechungsindices mittels Ätzen. Die Aufgabe der Erfindung, ein Verfahren und ein Bauelement zu entwickeln, mit dem Braggsche Gitter mit Tastverhältnissen, die deutlich von 1/2 verschieden sind, mit holografischer Belichtung hergestellt werden können, und mit dem eine genaue Einstellung und Kontrolle des Tastverhältnisses des Braggschen Gitters ohne die Maskierungsschicht im gleichen Tastverhältnis zu strukturieren und ohne die Verwendung bzw. Veränderung einer Elektronenstrahlbelichtung gewährleistet wird, wird dadurch gelöst, dass Schichtdicken und Brechungsindices einer Halbleiterschichtenfolge, in die das Braggsche Gitter geätzt wird, so gewählt werden, ein definiertes Tastverhältnis und eine definierte Differenz der effektiven Brechzahlen eingestellt wird.