公开(公告)号：WO2007071696A1

公开(公告)日：2007-06-28

申请号：PCT/EP2006/069948

申请日：2006-12-19

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L23/48 ,  H01L21/98 ,  H01L25/065

CPC classification number: H01L23/3107 ,  H01L25/105 ,  H01L2225/1023 ,  H01L2225/1064 ,  H01L2924/0002 ,  Y10T29/49126 ,  Y10T29/49146 ,  Y10T29/49165 ,  Y10T29/49169 ,  H01L2924/00

Abstract: L'invention concerne la fabrication collective de n modules 3D. Elle comprend une étape de fabrication d'un lot de n tranches i sur une même plaque, cette étape étant répétée K fois, puis une étape d'empilement des K plaques, de formation de trous métallisés dans l'épaisseur de l'empilement et destinés à la connexion des tranches entre elles, puis de découpe de l'empilement pour obtenir les n modules 3D. La plaque 10 qui comprend du silicium est recouverte sur une face 11 d'une couche électriquement isolante formant le substrat isolant. Cette face présente des rainures 20 qui délimitent n motifs géométriques, munis d'un composant électronique 1 connecté à des plots de connexion électrique 2' disposés sur ladite face. Après l'empilement, des trous sont percés perpendiculairement aux faces des plaques à l'aplomb des rainures ; la dimension des trous est inférieure à celle des rainures, de manière à ce que le silicium de chaque tranche 10 soit isolé de la paroi du trou par de la résine.

Abstract translation: 本发明涉及n个3D模块的集体制作。 它包括在同一板上制造一批n个晶片i的步骤，该步骤重复K次，然后是堆叠K板的步骤，形成厚度为叠层的电镀通孔的步骤， 这些孔旨在将切片连接在一起，然后切割堆叠以获得n个3D模块的步骤。 包含硅的板10被覆盖在一个表面11上，其中形成绝缘基板的电绝缘层。 该面具有限定n个几何特征的槽20，其具有连接到放置在所述面上的电连接焊盘2'的电子部件1。 在堆叠操作之后，垂直于板的表面垂直钻孔，与槽一致。 孔的尺寸小于槽的尺寸，使得每个晶片10的硅通过树脂与孔的壁隔离。

公开(公告)号：WO2007063113A1

公开(公告)日：2007-06-07

申请号：PCT/EP2006/069164

申请日：2006-11-30

Applicant: 3D PLUS ,  VAL, Christian ,  LIGNIER, Olivier

Inventor： VAL, Christian ,  LIGNIER, Olivier

IPC: H01L23/538 ,  H01L25/10

CPC classification number: H05K1/144 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24195 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/19041 ,  H01L2924/3512 ,  H05K1/185

Abstract: L'invention a pour objet un module électronique 3D comportant un empilement (100) d'au moins une première tranche (10) et une deuxième tranche (30), la première tranche (10) présentant sur une face (101) au moins un ensemble (4) de bossages (41) électriquement conducteurs, et la deuxième tranche (30) comprenant au moins une zone (61 ) de matériau électriquement isolant, traversant la tranche dans l'épaisseur. La deuxième tranche (30) comprend au moins un élément (3) électriquement conducteur traversant ladite tranche dans une zone (61) de matériau électriquement isolant, apte à recevoir un ensemble (4) de bossages (41) de la première tranche (10).

Abstract translation: 本发明的主题是包括至少第一切片（10）和第二切片（30）的堆叠（100）的3D电子模块，所述第一切片（10）在面部（101）上具有至少一组 （4），并且所述第二切片（30）包括穿过所述切片的厚度的至少一个电绝缘材料区（61）。 第二切片（30）包括在电绝缘材料的区域（61）中穿过所述切片的至少一个导电元件（3），其能够接收第一切片的一组（4）的凸起（41） 10）。

公开(公告)号：WO2006103299A1

公开(公告)日：2006-10-05

申请号：PCT/EP2006/061281

申请日：2006-04-03

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L23/498 ,  H05K3/34 ,  H01L25/16

CPC classification number: H01L23/4985 ,  H01L23/3114 ,  H01L23/49816 ,  H01L23/5387 ,  H01L25/105 ,  H01L2225/1064 ,  H01L2225/107 ,  H01L2924/0002 ,  H01L2924/19041 ,  H05K1/116 ,  H05K1/189 ,  H05K3/3436 ,  H05K2201/09572 ,  H05K2201/09663 ,  H05K2203/041 ,  H05K2203/0455 ,  Y02P70/613 ,  H01L2924/00

Abstract: L'invention concerne un module électronique (100) comprenant un empilement de n boîtiers (10, 10a, 10b) d'épaisseur E prédéterminée, pourvus sur une surface inférieure de billes de connexion (12) d'épaisseur e b prédéterminée reliées à un circuit imprimé (20, 20a, 20b) d'interconnexion du boîtier. Le circuit imprimé est disposé sur la surface inférieure du boîtier au niveau des billes, présente des percements métallisés (23) dans lesquels sont situées les billes (12) et auxquels elles sont connectées, et a une épaisseur e ci inférieure à e b , de manière à obtenir un module d'épaisseur totale ne dépassant pas n (E+ 10% e b ).

Abstract translation: 本发明涉及一种电子模块（100），其包括一堆n个包装（10,10a，10b），其具有预定厚度E，并且在其下表面上设置具有预定厚度E的连接球（12） b'/ SUB>

公开(公告)号：WO2022160052A1

公开(公告)日：2022-08-04

申请号：PCT/CA2022/050117

申请日：2022-01-28

Applicant: SOLUTION 3D PLUS INC.

Inventor： COURNOYER, Michel

IPC: G06Q10/08 ,  G06Q50/28 ,  G09F3/02

Abstract: A need for a simple, efficient, robust solution to provide information about the handling of supplies, and more precisely on desired geolocation where positioning the supplies is described herein. A label, device, system and method for labelling and positioning supplies provides a graphical-based communication based on e.g., color coding, that convey information for the positioning of supplies, and more particularly the location where to, e.g., deliver, move, install, store, etc. supplies.

公开(公告)号：WO2012152672A4

公开(公告)日：2013-07-25

申请号：PCT/EP2012058195

申请日：2012-05-04

Applicant: 3D PLUS ,  VAL CHRISTIAN

Inventor： VAL CHRISTIAN

IPC: H01L23/538 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/48

CPC classification number: H01G4/224 ,  B05D1/02 ,  B05D5/10 ,  C23C14/08 ,  C23C16/01 ,  C23C16/402 ,  H01L21/568 ,  H01L23/3121 ,  H01L24/18 ,  H01L24/82 ,  H01L24/96 ,  H01L24/97 ,  H01L2221/68368 ,  H01L2224/24227 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01079 ,  H01L2924/1461 ,  H01L2924/15153 ,  H01L2924/181 ,  H05K1/115 ,  H05K1/181 ,  H05K3/284 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/82

Abstract: The invention relates to a method for the collective production of a reconstituted wafer that comprises chips with connection pads on a so-called front side of the chip, said method comprising a step of: A) placing the chips on an initial adhesive carrier, front side on the carrier, characterized in that it comprises the following steps: B) depositing, in the gaseous phase at atmospheric pressure and at room temperature, an electrically insulating layer on the initial carrier and the chips, this layer having a mechanical role in supporting the chips; C) transferring the chips covered with the mineral layer to a temporary adhesive carrier, the rear side of the chips facing the temporary adhesive carrier; D) removing the initial adhesive carrier; E) placing the chips on a chuck, the front sides of the chips facing the chuck; F) removing the temporary adhesive carrier; G) depositing a resin over the chuck so as to encapsulate the chips, then curing the resin; H) removing the chuck; and I) producing an RDL on the active side.

Abstract translation: 本发明涉及一种用于集体生产重构晶片的方法，所述重构晶片包括在芯片的所谓正面上具有连接垫的芯片，所述方法包括以下步骤：A）将芯片放置在初始粘合剂载体上， 其特征在于它包括以下步骤：B）在大气压下和在室温下在气相中沉积初始载体和芯片上的电绝缘层，该层具有支持机械作用 芯片; C）将覆盖有矿物层的芯片传送到临时粘合剂载体，芯片的背面面对临时粘合剂载体; D）移除初始粘合剂载体; E）将芯片放置在卡盘上，芯片的正面朝向卡盘; F）去除临时粘合剂载体; G）在卡盘上沉积树脂以封装芯片，然后固化树脂; H）取出卡盘; 和I）在主动方生成RDL。

公开(公告)号：WO2010102996A1

公开(公告)日：2010-09-16

申请号：PCT/EP2010/052964

申请日：2010-03-09

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L21/56 ,  B81C1/00

CPC classification number: H01L21/568 ,  H01L21/561 ,  H01L21/6836 ,  H01L23/4334 ,  H01L24/24 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/24137 ,  H01L2224/24998 ,  H01L2224/32245 ,  H01L2224/73217 ,  H01L2224/92144 ,  H01L2224/97 ,  H01L2225/06527 ,  H01L2225/06551 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1064 ,  H01L2225/1094 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/83 ,  H01L2224/82 ,  H01L2924/00

Abstract: L'invention concerne un procédé de fabrication d'une plaque (1) reconstituée qui comporte des puces (10) présentant des plots de connexion (11) sur une face de la puce dite face avant (12), ce procédé comprenant les étapes suivantes de : positionnement des puces (10) sur un support adhésif (20), face avant sur le support, dépôt d'une résine (50) sur le support (20) pour encapsuler les puces, polymérisation de la résine (50). Avant l'étape de dépôt de la résine, il comprend une étape de collage sur les puces d'une plaque de maintien (40) du positionnement des puces, cette plaque de maintien (40) comportant des parties disposées sur une face (12, 13) des puces.

Abstract translation: 本发明涉及一种用于生产复原板（1）的方法，该方法包括在所述芯片的表面上具有连接焊盘（11）的芯片（10），称为前表面（12），其中该方法包括以下步骤 ：将芯片（10）定位在基片上的前表面的粘合剂基片（20）上，将树脂（50）沉积在基片（20）上，用于密封芯片，并聚合树脂（50）。 在树脂沉积步骤之前，该方法包括将支撑板（40）胶合到用于定位芯片的芯片上的步骤，所述支撑板（40）包括设置在芯片的表面（12,13）上的部分。

公开(公告)号：WO2010070103A1

公开(公告)日：2010-06-24

申请号：PCT/EP2009/067530

申请日：2009-12-18

Applicant: 3D PLUS ,  VAL, Christian ,  COUDERC, Pascal ,  VAL, Alexandre

Inventor： VAL, Christian ,  COUDERC, Pascal ,  VAL, Alexandre

IPC: H01L21/68 ,  H01L21/60

CPC classification number: H01L21/6835 ,  H01L24/29 ,  H01L24/81 ,  H01L24/83 ,  H01L24/96 ,  H01L2221/68377 ,  H01L2224/04105 ,  H01L2224/13139 ,  H01L2224/16 ,  H01L2224/2919 ,  H01L2224/29298 ,  H01L2224/81201 ,  H01L2224/81801 ,  H01L2224/838 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/0781 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/30107 ,  H05K1/141 ,  H05K1/185 ,  H05K3/321 ,  H05K2203/1469 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49146 ,  H01L2924/00 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929 ,  H01L2224/0401

Abstract: L'invention concerne un procédé de fabrication collective de modules électroniques CMS à partir d'une galette (2') à sorties métallisées comportant des composants électroniques (22, 23, 24) moulés dans de la résine (28) et sur une face, les sorties externes (26) des composants électroniques sur lesquelles est déposé un métal ou un alliage pas oxydable (21), et d'un circuit imprimé (1) muni de plots (11) en métal ou en alliage pas oxydable. Il comprend les étapes suivantes de : découpe de la galette (2') selon des motifs prédéterminés permettant d'obtenir des composants moulés reconfigurés (30) qui comportent au moins un composant électronique, assemblage des composants reconfigurés (30) sur le circuit imprimé (1), les sorties externes métallisées des composants reconfigurés étant disposés vis-à-vis des plots métallisés (11) du circuit imprimé et, connexion sans apport de brasure de ces sorties externes, aux plots métallisés du circuit imprimé au moyen d'un matériau (10) à base d'encre ou de colle électriquement conductrice.

Abstract translation: 本发明涉及一种用于从具有金属化输出的晶片（2'）集体生产CMS电子模块的方法，所述金属化输出具有模制在树脂（28）中的电子部件（22,23,24），并且在一个表面上，外部输出 （21）沉积在其上的电子部件（26）和设置有不可氧化的金属或合金的焊盘（11）的印刷电路（1）。 该方法包括以下步骤：根据预定图案切割晶片（2'），以获得包括至少一个电子部件的重新配置的模制部件（30），将重新组装的部件（30）组装在印刷电路（1）上，金属化 重配置部件的外部输出端布置成与印刷电路的金属化焊盘（11）相对，并且使用包含导电油墨的材料（10）将所述外部输出连接到印刷电路的金属化焊盘，而不用任何钎焊添加剂 或胶水。

公开(公告)号：WO2008022901A2

公开(公告)日：2008-02-28

申请号：PCT/EP2007/058090

申请日：2007-08-03

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L21/98 ,  H01L25/065

CPC classification number: H01L22/32 ,  H01L21/563 ,  H01L21/6835 ,  H01L21/6836 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68359 ,  H01L2221/68368 ,  H01L2221/68386 ,  H01L2224/73203 ,  H01L2225/06513 ,  H01L2225/06551 ,  H01L2225/06572 ,  H01L2924/01019 ,  H01L2924/01068 ,  H01L2924/01079 ,  H01L2924/1461 ,  Y10T29/49004 ,  H01L2924/00

Abstract: L'invention concerne Ia fabrication collective de n modules 3D. Elle comprend une étape de fabrication d'un lot de n tranches i sur une même plaque, d'épaisseur es comprenant du silicium, recouverte sur une face de plots de test (20) puis d'une couche isolante (4) d'épaisseur e, formant le substrat isolant et munie d'au moins un composant électronique (11 ) connecté aux plots de test (20) à travers ladite couche isolante, les composants étant séparés les uns des autres par des premières rainures (30) d'une largeur L1, les plots de connexion des composants (2) étant connectés à des pistes (3) qui affleurent au niveau des rainures (30), B1) une étape de dépôt d'un support adhésif (40) sur la face côté composants, C1 ) une étape de retrait de la plaque de silicium (10) de manière à faire apparaître les plots de test (20), D1 ) une étape de test électrique des composants de la plaque par les plots de test (20), et de marquage des composants valides (11 '), E1 ) une étape de report sur un film adhésif (41) des tranches (50) comportant chacune un composant valide (11 '), les tranches étant séparées par des deuxièmes rainures (31) au niveau desquelles affleurent les pistes de connexion (3) des composants valides (11 '). Cette étape répétée K fois, est suivie d'une étape d'empilement des K plaques, de formation de trous métallisés dans l'épaisseur de l'empilement et destinés à la connexion des tranches entre elles, puis de découpe de l'empilement pour obtenir les n modules 3D.

Abstract translation: 本发明涉及n个3D模块的集体制造。 它包括在同一平板上制造一批n片硅片的步骤，其中硅片的厚度在一侧覆盖有测试垫（20），然后用绝缘层覆盖。 （4）厚度为e，形成绝缘基板并具有至少一个与其连接的电子元件（11）; 在测试垫（20）处> 通过所述绝缘层通过宽度为L1的第一凹槽（30）将所述部件彼此分开，所述部件（2）的连接垫彼此连接。 ; 与槽（30）平齐的轨道（3），B1），在面向槽（B1）的顶部的一侧上的支撑台阶（40）。 部件，C1）以如下方式去除硅晶片（10）的步骤 示出测试垫（20），D1）由测试垫（20）对板的组件进行电测试步骤，并对有效组件（11'），E1）进行标记， 在每个包括有效部件（11'）的切片（50）的粘合剂膜（41）上的转移步骤，切片由在 其中有效部件（11'）的连接轨道（3）与之齐平。 该步骤重复K次，随后是K板的堆叠步骤，形成堆叠在堆叠厚度中且指定的孔 s＆agrave; 将切片连接在一起，然后切割堆叠以获得n个3D模块。

公开(公告)号：WO2005004237A1

公开(公告)日：2005-01-13

申请号：PCT/EP2004/051314

申请日：2004-06-30

Applicant: 3D PLUS ,  VAL, Christian ,  LIGNIER, Olivier

Inventor： VAL, Christian ,  LIGNIER, Olivier

IPC: H01L23/538

CPC classification number: H01L24/85 ,  H01G4/228 ,  H01G4/40 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/5389 ,  H01L24/48 ,  H01L24/73 ,  H01L24/96 ,  H01L24/97 ,  H01L25/16 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/16225 ,  H01L2224/24137 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/85001 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01056 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2224/78 ,  H01L2924/00 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2224/45099

Abstract: La présente invention concerne un procédé d'interconnexion à faible épaisseur de composants actif et passif à deux ou trois dimensions, et les composants hétérogènes à faible épaisseur en résultant. Selon l'invention, le procédé comprend : le positionnement et la fixation (11) sur un support plan (23) d'au moins un composant actif et un composant passif, les plots étant en contact avec le support, le dépôt (12) d'une couche de polymère (24) sur l'ensemble du support et desdits composants, le retrait (14) du support, la redistribution des plots (15) entre les composants et/ou vers la périphérie au moyen de conducteurs métalliques (26) agencés selon un schéma prédéterminé, permettant d'obtenir une structure hétérogène reconstituée, l'amincissement hétérogène (16) de ladite structure par surfaçage non sélectif de la couche de polymère et d'au moins un composant passif (22).

Abstract translation: 本发明涉及一种用于互连具有两个或三个维度的薄主动和被动复合材料以及由此产生的薄异质组件的方法。 根据本发明，本发明涉及：至少一个有源部件和一个无源部件到支撑表面（23）的定位和固定（11），触头与支撑件接触; 聚合物层（24）沉积到由支撑体和这些部件组成的组件上; 撤回（14）的支持; 通过根据预定构型布置的金属导体（26），复合材料和/或周边之间的接触的再分配，由此使得可以获得重构的异质结构; 通过聚合物涂层和至少一个无源部件（22）的非选择性表面抛光来对该结构进行非均匀变薄（16）。

公开(公告)号：US10466097B2

公开(公告)日：2019-11-05

申请号：US15843883

申请日：2017-12-15

Applicant: 3D Plus

Inventor： Didier Gambart

IPC: G01J1/02 ,  G01J1/42 ,  H01L27/146 ,  H04N5/225

Abstract: A 3D imaging optoelectronic module intended to be fixed to an image-forming device comprises: an optoelectronic sensor comprising a package with a chip electrically connected to a stack of at least one printed circuit board, the sensor and stack assembly molded in a resin and having faces according to Z with electrical interconnection tracks of the printed circuit boards. It comprises a thermally conductive rigid cradle in the form of a frame having a reference surface according to X, Y and: on a top surface: reference points intended to center and align the image-forming device in relation to the reference surface, fixing points to allow the fixing of the image-forming device, and an inner bearing surface having bearing points of the sensor adjusted to center and align the chip in relation to the reference surface.