-
公开(公告)号：CN109427811B
公开(公告)日：2024-04-16
申请号：CN201810862223.7
申请日：2018-08-01
Applicant: 三星电子株式会社
Abstract: 一种垂直存储器件包括：衬底，其包括单元阵列区域和与单元阵列区域相邻的连接区域；堆叠在衬底的单元阵列区域和连接区域上的多个栅电极层；沟道结构，其在单元阵列区域上，并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层；虚设沟道结构，其在连接区域上，并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层的至少一部分；以及支撑绝缘层，其在所述多个栅电极层的一部分与虚设沟道结构之间。所述多个栅电极层在连接区域上形成台阶结构。
-
公开(公告)号：CN109103198B
公开(公告)日：2023-10-24
申请号：CN201810585838.X
申请日：2018-06-08
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：在基板上的多个沟道结构，每个沟道结构在垂直于基板的第一方向上延伸并具有栅极绝缘层和沟道层；公共源极延伸区，包括具有n型导电性的第一半导体层，在基板和沟道结构之间；多个栅电极，在公共源极延伸区上并在每个沟道结构的侧壁上在第一方向上彼此间隔开；以及在基板上的公共源极区，与公共源极延伸区接触并包括具有n型导电性的第二半导体层，其中每个沟道结构的栅极绝缘层延伸以覆盖公共源极延伸区的上表面以及底表面的至少一部分。
-
公开(公告)号：CN108206189B
公开(公告)日：2023-04-07
申请号：CN201711157724.7
申请日：2017-11-20
Applicant: 三星电子株式会社
Abstract: 提供了一种垂直非易失性存储器装置。非易失性存储器装置包括在基底上的下绝缘层、包括交替地堆叠在下绝缘层上的栅电极和层间绝缘层的多层结构、栅极电介质以及沟道结构，并且非易失性存储器装置具有穿过多层结构延伸并暴露下绝缘层的开口。开口包括以第一宽度穿过多层结构中的至少一层延伸的第一开口部分以及以比第一宽度小的第二宽度穿过多层结构延伸的第二开口部分。栅极介电层位于开口中，沟道结构设置在栅极介电层上并电连接到基底。
-
公开(公告)号：CN113140574A
公开(公告)日：2021-07-20
申请号：CN202110055063.7
申请日：2021-01-15
Applicant: 三星电子株式会社
IPC: H01L27/11578 , H01L27/11568 , H01L27/11582
Abstract: 公开了一种三维半导体存储器装置，该三维半导体存储器装置包括：衬底，其包括单元区和连接区；交替地堆叠在衬底上的多个电极间电介质层和多个电极层，其中，所述多个电极层的端部在连接区上形成台阶形状；平面化的电介质层，其位于连接区上，并且覆盖所述多个电极层的端部；以及第一异常伪竖直图案，其位于连接区上，并且在垂直于衬底的顶表面的第一方向上穿过平面化的电介质层。所述多个电极层中的至少一个设置在第一异常伪竖直图案与衬底之间，并且与第一异常伪竖直图案绝缘。
-
公开(公告)号：CN107305895B
公开(公告)日：2020-10-16
申请号：CN201710195350.1
申请日：2017-03-28
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 一种存储器件包括：栅结构，包括在衬底的上表面上堆叠的多个栅电极层；多个沟道区，穿过栅结构并且沿与衬底的上表面垂直的方向延伸；源极区，设置在衬底上沿第一方向延伸，并且包括杂质；以及公共源线，沿与衬底的上表面垂直的方向延伸，与源极区相连，并且包括含不同材料的多层。
-
Patent Agency Ranking
公开(公告)号：CN111725219A
公开(公告)日：2020-09-29
申请号：CN202010169393.4
申请日：2020-03-12
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11578
Abstract: 一种半导体存储器件包括：堆叠结构，包括交替地堆叠在基板上的电极和绝缘层；以及垂直沟道结构，穿透该堆叠结构。垂直沟道结构包括半导体图案和在半导体图案与电极之间的垂直绝缘层。垂直绝缘层包括电荷存储层、填充绝缘层和隧道绝缘层。垂直绝缘层具有在半导体图案和每个电极之间的单元区域以及在半导体图案和每个绝缘层之间的单元分隔区域。单元区域的电荷存储层的一部分与隧道绝缘层物理接触。填充绝缘层在半导体图案和单元区域的电荷存储层的其余部分之间。
-
公开(公告)号：CN107492554B
公开(公告)日：2020-09-15
申请号：CN201710432066.1
申请日：2017-06-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 本公开提供了半导体器件及其制造方法。在一个实施方式中，半导体器件包括在基板上使层间绝缘层和导电层交替的叠层。每个导电层在第一方向上延伸得少于导电层中的前一个，以限定导电层的所述前一个的着陆部分。绝缘插塞在导电层中的一个中且在着陆部分中的一个之下，并且接触插塞从着陆部分中的所述一个的上表面延伸。
-
公开(公告)号：CN106169304B
公开(公告)日：2019-11-05
申请号：CN201610603127.1
申请日：2011-02-17
Applicant: 三星电子株式会社
Abstract: 提供一种擦除非易失性存储器件的至少一个被选子块的方法，该方法包括：允许至少一个串选择线中的每一个浮置，所述非易失性存储器件包括所述至少一个串选择线，所述非易失性存储器件包括存储单元阵列，该存储单元阵列包括衬底和多个存储块，所述多个存储块中的每一个包括沿着与所述衬底垂直的方向堆叠的多个存储单元，所述多个存储单元中的每一个连接至至少一个字线，所述多个存储块中的每一个还包括连接至所述至少一个串选择线的至少一个串选择晶体管、连接至至少一个地选择线的至少一个地选择晶体管、以及连接至至少一个伪字线并将所述存储单元分隔成多个子块的至少一个分隔物；将第一电压施加到所述至少一个被选子块的至少一个字线。
-
公开(公告)号：CN109427811A
公开(公告)日：2019-03-05
申请号：CN201810862223.7
申请日：2018-08-01
Applicant: 三星电子株式会社
IPC: H01L27/11578
Abstract: 一种垂直存储器件包括：衬底，其包括单元阵列区域和与单元阵列区域相邻的连接区域；堆叠在衬底的单元阵列区域和连接区域上的多个栅电极层；沟道结构，其在单元阵列区域上，并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层；虚设沟道结构，其在连接区域上，并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层的至少一部分；以及支撑绝缘层，其在所述多个栅电极层的一部分与虚设沟道结构之间。所述多个栅电极层在连接区域上形成台阶结构。
-
公开(公告)号：CN109103198A
公开(公告)日：2018-12-28
申请号：CN201810585838.X
申请日：2018-06-08
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：在基板上的多个沟道结构，每个沟道结构在垂直于基板的第一方向上延伸并具有栅极绝缘层和沟道层；公共源极延伸区，包括具有n型导电性的第一半导体层，在基板和沟道结构之间；多个栅电极，在公共源极延伸区上并在每个沟道结构的侧壁上在第一方向上彼此间隔开；以及在基板上的公共源极区，与公共源极延伸区接触并包括具有n型导电性的第二半导体层，其中每个沟道结构的栅极绝缘层延伸以覆盖公共源极延伸区的上表面以及底表面的至少一部分。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.043 seconds)
