-
公开(公告)号：CN1905071A
公开(公告)日：2007-01-31
申请号：CN200610107497.2
申请日：2006-07-25
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483
Abstract: 对闪存器件进行编程的方法，包括：在位线设置间隔期间，用第一电压对选择线充电，同时施加程序数据到位线；激活块字线以电连接选择线到对应的字线；以及施加大于第一电压的第二电压到所选择的一条选择线。还公开了相关器件。
-
公开(公告)号：CN1905070A
公开(公告)日：2007-01-31
申请号：CN200610110020.X
申请日：2006-07-28
Applicant: 三星电子株式会社
Inventor： 李真烨
IPC: G11C16/06
CPC classification number: G11C11/5621 , G11C16/0483 , G11C2211/5641
Abstract: 提供了一种能够操作多比特和单比特数据的闪存设备。该闪存设备可以包括具有多个存储块的存储单元阵列。该闪存设备还可以包括判断电路，用于存储指示存储块的每个是否是多比特存储块的多比特/单比特信息、根据所存储的多比特/单比特信息确定所输入的块地址的存储块是否是多比特存储块、并且输出适当的标志信号。还包括读/写电路，用于选择性地对与所输入的块地址对应的存储块执行多比特和单比特读/程序操作，以及还包括控制逻辑，用于基于该标志信号控制该读/写电路使得该读/写电路可以执行多比特或单比特读/程序操作。还可以包括纠错校验(ECC)电路，其包括多比特ECC单元和单比特ECC单元，用于检查和纠正读/写电路的数据中的错误。
-
公开(公告)号：CN104425021A
公开(公告)日：2015-03-18
申请号：CN201410339949.4
申请日：2014-07-17
Applicant: 三星电子株式会社
Abstract: 本发明涉及非易失性存储器件和相关的字线驱动方法。非易失性存储器件包括：多个存储块，每个包括排列在字线和位线的交叉点处的多个存储单元；地址解码器，被配置成响应于地址将第一线电连接到存储块中的一个的字线；线选择开关电路，被配置成根据地址以不同的配置将第一线电连接到第二线；第一线解码器，被配置成向第二线提供驱动所需的字线电压；以及电压生成器，被配置成生成字线电压。
-
公开(公告)号：CN101154455B
公开(公告)日：2012-07-04
申请号：CN200710153206.8
申请日：2007-09-29
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C7/1078 , G11C7/1087 , G11C11/5628
Abstract: 一种存储设备及其方法。该示例存储设备可以包括：第一缓冲器，接收要存储在存储单元中的最高有效位(MSB)数据和最低有效位(LSB)数据；第二缓冲器，从存储单元加载所存储的LSB数据；数据加载器，基于来自第一缓冲器的所接收的MSB数据和来自存储单元的所加载的LSB数据的逻辑电平来产生控制存储单元的编程许可的至少一个加载信号。该示例方法可包括：接收LSB数据；将所接收的LSB数据存储在存储单元中；接收MSB数据；从被编程的存储单元加载该LSB数据；基于所接收的MSB数据和所加载的LSB数据的逻辑电平来产生控制存储单元的编程许可的至少一个加载信号；基于该至少一个加载信号将MSB数据存储在存储单元中。
-
公开(公告)号：CN102034545A
公开(公告)日：2011-04-27
申请号：CN201110008910.0
申请日：2004-04-05
Applicant: 三星电子株式会社
Inventor： 李真烨
CPC classification number: G06F11/1068 , G11C16/10 , G11C16/26
Abstract: 公开了一种在页复制操作过程中具有错误检测和校正功能的NAND闪存。该NAND闪存可以防止从源页转录错误位到一个复制页。本发明闪存的实施例包括一个用于校正存储在页缓冲器中源数据的位错误的校正电路，一个配置得适于提供源数据到校正电路以及提供校正数据到页缓冲器的电路，和一个配置得适于复制源数据到页缓冲器、并将校正数据从页缓冲器存储到另一个页的复制电路。
-
Patent Agency Ranking
公开(公告)号：CN1992074B
公开(公告)日：2011-04-20
申请号：CN200610168832.X
申请日：2006-12-14
Applicant: 三星电子株式会社
Abstract: 提出了防止泄漏电流的行解码器以及包括其的半导体存储器件。行解码器包括地址解码器和选择信号发生器。地址解码器对预定地址信号解码并激活使能信号。择信号发生器在激活使能信号时电连接升压节点与输出节点以激活块选择信号，当去激活使能信号时中断升压节点和输出节点间及升压节点和接地电压节点间的通道。选择信号发生器包括反馈电路、开关及DC通道断路器。反馈电路与输出节点电连接以产生随块选择信号电压电平变化的输出电压。开关将反馈电路的输出电压传输到输出节点。DC通道断路器当激活使能信号时接通开关，当去激活使能信号时断开开关。因此，当施加到半导体存储器件的电源电压为低时，中断行解码器中的DC通道，从而防止泄漏电流。
-
公开(公告)号：CN1905070B
公开(公告)日：2010-10-13
申请号：CN200610110020.X
申请日：2006-07-28
Applicant: 三星电子株式会社
Inventor： 李真烨
IPC: G11C16/06
CPC classification number: G11C11/5621 , G11C16/0483 , G11C2211/5641
Abstract: 提供了一种能够操作多比特和单比特数据的闪存设备。该闪存设备可以包括具有多个存储块的存储单元阵列。该闪存设备还可以包括判断电路，用于存储指示存储块的每个是否是多比特存储块的多比特/单比特信息、根据所存储的多比特/单比特信息确定所输入的块地址的存储块是否是多比特存储块、并且输出适当的标志信号。还包括读/写电路，用于选择性地对与所输入的块地址对应的存储块执行多比特和单比特读/程序操作，以及还包括控制逻辑，用于基于该标志信号控制该读/写电路使得该读/写电路可以执行多比特或单比特读/程序操作。还可以包括纠错校验(ECC)电路，其包括多比特ECC单元和单比特ECC单元，用于检查和纠正读/写电路的数据中的错误。
-
公开(公告)号：CN1677565B
公开(公告)日：2010-06-16
申请号：CN200510059540.8
申请日：2005-03-29
Applicant: 三星电子株式会社
IPC: G11C11/409 , G11C11/419 , G11C16/06
CPC classification number: G06F12/0893 , G11C7/1039 , G11C7/1051 , G11C7/106 , G11C16/0483 , G11C16/26 , G11C2207/2245
Abstract: 用于从半导体器件读取数据的方法和器件，其中tR是读取操作时间，tT是缓冲器传送时间，而tH是主机传送时间，其中tR，tT和tH中的至少两个可被重叠，从而减小总传送时间。
-
公开(公告)号：CN100585739C
公开(公告)日：2010-01-27
申请号：CN200510135399.5
申请日：2005-12-27
Applicant: 三星电子株式会社
IPC: G11C16/06 , G11C16/10 , G11C29/00 , H01L27/115 , G06F11/00
CPC classification number: G11C16/3454 , G11C16/04 , G11C16/10 , G11C29/52 , G11C29/804 , G11C2029/0409 , G11C2216/14
Abstract: 一种非易失性存储器件，包括：以组安排的页面缓冲区，每个组耦合到相应数据输出线，以便在程序验证操作期间可以将来自每个组中的多于一个页面缓冲区的数据同时表现在相应数据输出线上。页面缓冲区可以被安排在修复单元中，并且在列扫描操作期间来自多于一个页面缓冲区的数据被同时耦合到数据输出线。
-
公开(公告)号：CN101165808A
公开(公告)日：2008-04-23
申请号：CN200710167101.8
申请日：2007-10-18
Applicant: 三星电子株式会社
CPC classification number: G01R31/318566
Abstract: 半导体器件包括多个熔丝，以及分别电连接到所述多个熔丝的多个锁存器电路。将所述多个锁存器电路配置为存储来自所述多个熔丝的相应熔丝切断信息，然后通过所述锁存器电路顺序传送所述熔丝切断信息，以输出指示所述多个熔丝的熔丝切断状态的顺序数据。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.033 seconds)
