用于非易失性存储设备的冗余选择器电路

    公开(公告)号:CN1901093A

    公开(公告)日:2007-01-24

    申请号:CN200610108021.0

    申请日:2006-07-24

    Inventor: 李裕相 黄相元

    CPC classification number: G11C29/846

    Abstract: 本发明公开了一种用在非易失性存储设备中的冗余选择器电路,该冗余选择器电路包括:ROM单元阵列,其中存储了有缺陷的地址,其包括以行和列的矩阵布置的多个ROM单元;ROM控制器,用于在加电时依次选择ROM单元阵列的行;读出放大器块,用于从根据ROM控制器的控制依次选择的相应行的ROM单元中读出和放大数据位;锁存块,用于通过开关电路接收由读出放大器块所读出的数据位,并且锁存所输入的数据位作为有缺陷的地址;以及比较器块,用于检测在正常操作中输入的地址是否与存储在锁存块中的一个有缺陷的地址匹配。随着依次选择了行,通过串行传送方式将ROM单元阵列的有缺陷地址经读出放大器块传送至锁存块。

    用于非易失性存储设备的冗余选择器电路

    公开(公告)号:CN1901093B

    公开(公告)日:2010-12-08

    申请号:CN200610108021.0

    申请日:2006-07-24

    Inventor: 李裕相 黄相元

    CPC classification number: G11C29/846

    Abstract: 本发明公开了一种用在非易失性存储设备中的冗余选择器电路,该冗余选择器电路包括:ROM单元阵列,其中存储了有缺陷的地址,其包括以行和列的矩阵布置的多个ROM单元;ROM控制器,用于在加电时依次选择ROM单元阵列的行;读出放大器块,用于从根据ROM控制器的控制依次选择的相应行的ROM单元中读出和放大数据位;锁存块,用于通过开关电路接收由读出放大器块所读出的数据位,并且锁存所输入的数据位作为有缺陷的地址;以及比较器块,用于检测在正常操作中输入的地址是否与存储在锁存块中的一个有缺陷的地址匹配。随着依次选择了行,通过串行传送方式将ROM单元阵列的有缺陷地址经读出放大器块传送至锁存块。

Patent Agency Ranking