-
公开(公告)号：CN115938441A
公开(公告)日：2023-04-07
申请号：CN202211224415.8
申请日：2022-10-08
Applicant: 三星电子株式会社
IPC: G11C16/26
Abstract: 公开了在包括具有多个状态的多个存储器单元的非易失性存储器装置中读数据的方法和非易失性存储器装置，该多个状态包括第一状态和第二状态。在该方法中，执行针对第一状态的第一读取操作，执行针对第二状态的第二读取操作。为了执行第一读取操作，通过执行针对第一状态的谷单元计数操作获得针对第一状态的谷的单元计数，基于单元计数和针对第一状态的至少一个第一参考参数确定针对第一状态的第一读取电压电平，通过使用第一读取电压电平来执行针对第一状态的第一感测操作。为了执行第二读取操作，基于单元计数和第二状态的至少一个第二参考参数确定针对第二状态的第二读取电压电平，通过使用针对第二读取电压电平执行针对第二状态的第二感测操作。
-
-
公开(公告)号：CN106683692B
公开(公告)日：2021-03-12
申请号：CN201610952159.2
申请日：2016-11-02
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储装置。所述非易失性存储装置包括存储单元、位线、页缓冲器和控制逻辑器。页缓冲器通过位线连接到存储单元，页缓冲器被构造为对位线预充电以执行预期的操作。预期的操作是读操作和验证操作中的一种操作。控制逻辑器被构造为在预期的操作期间在对位线进行预充电之后根据温度来不同地控制位线调试时间。控制逻辑器被构造为根据依赖于温度而包括不同频率的参考时钟信号的周期和/或包括基于温度改变的脉冲宽度的温度补偿脉冲信号来确定位线调试时间。
-
公开(公告)号：CN109658972A
公开(公告)日：2019-04-19
申请号：CN201810762275.7
申请日：2018-07-12
Applicant: 三星电子株式会社
Inventor： 李知尚
IPC: G11C29/02
CPC classification number: G11C16/14 , G11C11/5628 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/24 , G11C16/26 , G11C16/3445 , G11C16/3459 , G11C16/3468 , G11C16/3472 , G11C16/3481 , G11C29/02
Abstract: 提供了一种非易失性存储器设备的操作方法，该非易失性存储器设备包括分别连接到多个字线的多个存储器单元。该操作方法包括：将擦除检测电压施加到多个字线中的所选字线，以响应于编程命令对连接到所选字线的存储器单元执行擦除检测操作；在擦除检测操作之后，将编程电压施加到所选字线；以及对已经执行擦除检测操作的存储器单元中的欠擦除单元的数目进行计数。
-
公开(公告)号：CN103456361B
公开(公告)日：2018-04-20
申请号：CN201310206487.4
申请日：2013-05-29
Applicant: 三星电子株式会社
CPC classification number: G11C11/5635 , G06F11/1048 , G11C11/5628 , G11C11/5642 , G11C16/02 , G11C16/0483 , G11C16/3413 , G11C16/3436 , G11C16/3454 , G11C29/04 , G11C2029/0411 , G11C2211/5621
Abstract: 提供了一种操作非易失性存储装置的方法和集成电路存储系统。操作非易失性存储装置的方法可包括：识别在非易失性存储装置中的已进行从擦除的状态到至少部分编程的状态的无意的编程的一个或多个多位非易失性存储单元。可通过执行多个读取操作以产生差错检测数据并且随后对差错检测数据进行解码以识别具有差错的特定单元，来检测对第一多个非易失性存储单元中进行编程的操作期间产生的差错。编程的第一多个多位非易失性存储单元和在编程操作期间更改的强迫位数据矢量可被读取以支持差错检测。该数据以及从与第一多个多位非易失性存储单元相关联的页缓冲器读取的数据随后可被解码，以识别第一多个多位非易失性存储单元中的哪个是无意地编程的单元。
-
Patent Agency Ranking
公开(公告)号：CN106960681A
公开(公告)日：2017-07-18
申请号：CN201710017111.7
申请日：2017-01-11
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，包括多个存储器单元；地址解码器，被配置为通过多条字线连接到存储器单元，并且将选择读取电压和未选择读取电压提供至字线；控制逻辑，被配置为控制地址解码器，以在连续读取模式下执行多个读取序列，并且调节至少一个读取序列中的字线设置开始点，以与在至少一个其它读取序列中的字线设置开始点不同，其中，字线设置开始点是选择读取电压和未选择读取电压开始被提供至字线的时刻。
-
公开(公告)号：CN106683692A
公开(公告)日：2017-05-17
申请号：CN201610952159.2
申请日：2016-11-02
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储装置。所述非易失性存储装置包括存储单元、位线、页缓冲器和控制逻辑器。页缓冲器通过位线连接到存储单元，页缓冲器被构造为对位线预充电以执行预期的操作。预期的操作是读操作和验证操作中的一种操作。控制逻辑器被构造为在预期的操作期间在对位线进行预充电之后根据温度来不同地控制位线调试时间。控制逻辑器被构造为根据依赖于温度而包括不同频率的参考时钟信号的周期和/或包括基于温度改变的脉冲宽度的温度补偿脉冲信号来确定位线调试时间。
-
公开(公告)号：CN106653073A
公开(公告)日：2017-05-10
申请号：CN201610645104.7
申请日：2016-08-09
Applicant: 三星电子株式会社
CPC classification number: G11C29/1201 , G11C7/1006 , G11C7/1039 , G11C7/1057 , G11C7/106 , G11C7/12 , G11C7/14 , G11C7/222 , G11C8/10 , G11C11/5642 , G11C16/0483 , G11C16/26 , G11C27/02 , G11C29/42 , G11C29/50012 , G11C29/52 , G11C29/56008 , G11C2029/0411 , G11C2029/5004 , G11C2211/5642 , G11C7/18
Abstract: 一种具有存储单元阵列和页缓冲器电路的非易失性存储设备，所述存储单元阵列包括耦合至第一字线至第M字线和第一位线至第N位线的多个存储单元(M>2，N>2)，所述页缓冲器电路包括分别耦合至第一位线至第N位线、并分别生成第一输出数据至第N输出数据的第一页缓冲器至第N页缓冲器。第K页缓冲器包括第一锁存器至第L锁存器，所述第一锁存器至第L锁存器在读电压被施加到第P字线之后，通过在不同的采样定时处对通过第K位线进行放电的第K输出线的电压进行采样，来生成读数据(K≤N，L>1，P≤M)。如果第一锁存器的读数据中的误差可校正，则第K页缓冲器输出第一输出数据。
-
公开(公告)号：CN102682848B
公开(公告)日：2016-12-07
申请号：CN201210071622.4
申请日：2012-03-16
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种存储器装置、存储器卡、固态驱动器、系统及其操作方法。一种将多位数据编程到多级非易失性存储器单元(MLC)的方法包括：将数据的第一页编程到MLC；响应于第一页的编程，将第一页标志编程为初始的第一标志状态；将数据的第二页编程到MLC；响应于第二页的编程，确定第一页是否已经被编程；如果第一页已经被编程，则响应于第二页的编程，将第一页标志编程为与初始的第一标志状态不同的最终的第一标志状态，如果第一页尚未被编程，则在第二页的编程期间禁止对第一页标志的编程。
-
公开(公告)号：CN102479551B
公开(公告)日：2016-04-27
申请号：CN201110380017.0
申请日：2011-11-25
Applicant: 三星电子株式会社
IPC: G11C16/26
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/0483 , G11C16/3418
Abstract: 在一个实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及响应于该请求对与第二字线相关联的至少一个存储单元执行读取操作。所述第二字线按照字线编程顺序跟在第一字线之后，并且在第一时间段上执行第一读取操作。所述方法进一步包括基于来自第一读取操作的输出对第一存储单元执行第二读取操作。第二读取操作被执行一第二时间段，并且如果从执行第一读取操作的输出指示第一存储单元没有被耦合，则第一时间段短于第二时间段。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.056 seconds)
