公开(公告)号：CN103779318B

公开(公告)日：2018-03-27

申请号：CN201310512143.6

申请日：2013-10-25

Applicant: 三星电子株式会社

Inventor： 金奉秀 ,  朴正焕 ,  崔成菅 ,  李圭现 ,  洪亨善 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0649 ,  H01L21/76831 ,  H01L21/76897 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10888 ,  H01L29/4236

Abstract: 本公开提供包括凹陷有源区的半导体器件及形成该半导体器件的方法。每个半导体器件可以包括基板，该基板包括有源区，有源区包括第一和第二区域。每个半导体器件可以包括在有源区的第一和第二区域之间的器件隔离层。每个半导体器件可以包括分别由器件隔离层的凹陷部分和有源区的第一区域的凹陷部分限定的接触孔。而且，有源区的第一区域的最上表面可以限定接触孔的最下部分。

公开(公告)号：CN103779393A

公开(公告)日：2014-05-07

申请号：CN201310491132.4

申请日：2013-10-18

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  朴善暎 ,  廉癸憙 ,  张贤禹 ,  郑震源 ,  赵昶贤 ,  洪亨善

IPC: H01L29/06 ,  H01L21/768 ,  H01L27/02

CPC classification number: H01L27/10888 ,  H01L21/26513 ,  H01L21/7682 ,  H01L21/76897 ,  H01L27/10855 ,  H01L27/10885

Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中，蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。

公开(公告)号：CN102800693A

公开(公告)日：2012-11-28

申请号：CN201210165160.2

申请日：2012-05-24

Applicant: 三星电子株式会社

Inventor： 金志永 ,  吴容哲 ,  禹东秀 ,  郑铉雨 ,  秦教英 ,  崔成菅 ,  洪亨善 ,  黄有商

IPC: H01L29/423 ,  H01L29/06 ,  H01L23/488 ,  H01L27/108 ,  H01L21/8242

CPC classification number: G11C11/4096 ,  G11C11/404 ,  G11C11/4085 ,  H01L21/823437 ,  H01L27/10823 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10891 ,  H01L27/10894 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/66484 ,  H01L29/66613 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供了一种半导体器件及其形成方法，在该半导体器件中由两个子栅独立地控制一个沟道区以抑制泄漏电流的产生。

公开(公告)号：CN102446919A

公开(公告)日：2012-05-09

申请号：CN201110302245.6

申请日：2011-10-08

Applicant: 三星电子株式会社

Inventor： 金大益 ,  洪亨善 ,  黄有商 ,  郑铉雨

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10844 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10876 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/94

Abstract: 本发明提供一种具有垂直沟道晶体管的半导体存储器件及其制造方法。该半导体器件包括：半导体衬底；半导体柱，从半导体衬底延伸，该半导体柱包括第一区域、第二区域和第三区域，第二区域位于第一区域和第三区域之间，第三区域位于第二区域与半导体衬底之间，直接相邻的区域具有不同的导电类型；第一栅极图案，设置在第二区域上，第一绝缘层在第一栅极图案与第二区域之间；以及第二栅极图案，设置在第三区域上，其中第二区域通过第二栅极图案欧姆连接到衬底。

公开(公告)号：CN101807575A

公开(公告)日：2010-08-18

申请号：CN200910265299.2

申请日：2009-12-30

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  秦教英 ,  洪亨善 ,  吉田诚 ,  金奉秀

IPC: H01L27/105 ,  H01L23/522 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L21/76834 ,  H01L21/76816 ,  H01L23/485 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/11 ,  H01L27/11517 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了包括接触塞的半导体器件及相关方法。半导体器件包括半导体层，该半导体层包括第一区域和第二区域；第一接触塞，该第一接触塞布置在半导体层上并且电气地连接至第一区域；第二接触塞，该第二接触塞布置在半导体层上并且电气地连接至第二区域；导电层，该导电层电气地连接至第一接触塞，该导电层具有侧面和底面；以及绝缘层，该绝缘层布置在导电层和第二接触塞之间以便于绝缘导电层和第二接触塞，该绝缘层面对导电层的底面的一部分和侧面。