-
公开(公告)号：CN109427879B
公开(公告)日：2024-05-24
申请号：CN201811024895.7
申请日：2018-09-04
Applicant: 三星电子株式会社
IPC: H01L29/778 , H01L29/78
Abstract: 提供了包括二维材料的装置，所述装置包括：基底；第一电极，位于基底上；绝缘图案，位于基底上；第二电极，位于绝缘图案的上端上；二维(2D)材料层，位于绝缘图案的侧表面上；栅极绝缘层，覆盖2D材料层；以及栅电极，接触栅极绝缘层。绝缘图案在与基底基本垂直的方向上从第一电极延伸。2D材料层包括与绝缘图案的侧表面基本平行的至少一个原子层的2D材料。
-
公开(公告)号：CN109256377B
公开(公告)日：2023-10-17
申请号：CN201810769672.7
申请日：2018-07-13
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：设置在衬底上的第一存储部分、第一周边电路部分和第二周边电路部分；以及堆叠在第二周边电路部分上的第二存储部分和布线部分，其中第一存储部分包括多个第一存储单元，第一存储单元的每个包括单元晶体管和连接到单元晶体管的电容器，第二存储部分包括多个第二存储单元，第二存储单元的每个包括彼此串联联接的可变电阻元件和选择元件，布线部分包括多个线图案，其中线图案和第二存储单元相对于衬底高于电容器。
-
公开(公告)号：CN109285857B
公开(公告)日：2023-06-20
申请号：CN201810691309.8
申请日：2018-06-28
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：彼此紧挨着地设置在衬底上的第一存储器部、第一外围电路部和第二外围电路部；以及与所述第一存储器部横向地隔开的第二存储器部，所述第二外围电路部和所述第二存储器部彼此紧挨着地设置在所述衬底上，其中，所述第一存储器部包括多个第一存储单元，每个所述第一存储单元包括单元晶体管和连接到所述单元晶体管的电容器，所述第二存储器部包括多个第二存储单元，每个所述第二存储单元包括彼此串联连接的可变电阻元件和选择元件，其中，所述第二存储单元距离所述衬底比每个所述电容器高。
-
公开(公告)号：CN102122656B
公开(公告)日：2015-01-07
申请号：CN201010521278.5
申请日：2010-10-22
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L29/06 , H01L29/78 , H01L27/10 , H01L27/108
CPC classification number: H01L27/10897 , H01L27/105 , H01L27/10823 , H01L27/10876 , H01L27/10894 , H01L29/0657 , H01L29/42356 , H01L29/66666 , H01L29/7827
Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。
-
公开(公告)号：CN101308812B
公开(公告)日：2011-09-07
申请号：CN200810099060.8
申请日：2008-05-16
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/8242 , H01L27/108 , H01L23/522
CPC classification number: H01L27/10888 , H01L21/76897 , H01L27/10855
Abstract: 提供了制造具有自对准接触栓塞的半导体器件的方法。方法包括：在半导体基板上形成下绝缘层；在下绝缘层上形成相互平行的多个互连图案；形成上绝缘层，其被配置为填充在互连图案之间；以及，形成跨越多个互连图案的多个第一掩膜图案，多个第一掩膜图案中的第一掩膜图案在具有上绝缘层的半导体基板上相互平行。方法可以包括：形成第二掩膜图案，其自对准于多个第一掩膜图案并且位于多个第一掩膜图案中的第一掩膜图案之间，使用第一和第二掩膜图案和多个互连图案作为刻蚀掩膜，刻蚀上绝缘层和下绝缘层，以形成使半导体基板暴露的多个接触孔，并且在多个接触孔的相应接触孔中形成多个接触栓塞。还提供了半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN109841630B
公开(公告)日：2024-02-02
申请号：CN201811284157.6
申请日：2018-10-29
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。
-
公开(公告)号：CN108133936B
公开(公告)日：2023-08-22
申请号：CN201711234913.X
申请日：2017-11-30
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B61/00 , G11C11/406 , G11C11/408
Abstract: 本发明提供一种集成电路(IC)器件和制造该IC器件的方法，其中该IC器件可以包括包含单个芯片的单个基板以及在基板上互相间隔开并且具有不同结构的多个存储单元。制造IC器件可以包括在基板的第一区域中形成多条第一字线以及在基板的第二区域中或者第二区域上形成多条第二字线。多个电容器可以形成在第一字线上。多条源极线可以形成在第二字线上。覆盖所述多个电容器和所述多条源极线的绝缘层可以形成在第一区域和第二区域中。可变电阻结构可以形成在第二区域中的与基板的上表面间隔开第一垂直距离的位置处。
-
公开(公告)号：CN103377905B
公开(公告)日：2018-02-16
申请号：CN201310148163.X
申请日：2013-04-25
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/768
CPC classification number: H01L29/42312 , H01L27/0207 , H01L27/10814 , H01L27/10823 , H01L27/10855 , H01L27/10876 , H01L27/10885 , H01L27/10888 , H01L29/4236 , H01L29/66621
Abstract: 一种制造半导体装置的方法，包括：在衬底中形成第一和第二平行场区，平行场区沿第一方向延伸；分别在衬底中形成的第一和第二栅沟槽中形成第一和第二栅盖层；部分地去除栅盖层，使得第一焊盘孔被扩大以与掩埋在衬底中的栅盖层部分地交迭；在第一空间形成焊盘材料层；和通过平坦化焊盘材料层到盖层的上表面的水平，形成位线接触焊盘。
-
公开(公告)号：CN102446919B
公开(公告)日：2016-02-03
申请号：CN201110302245.6
申请日：2011-10-08
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10844 , H01L27/108 , H01L27/10814 , H01L27/10823 , H01L27/10876 , H01L29/66666 , H01L29/7827 , H01L29/94
Abstract: 本发明提供一种具有垂直沟道晶体管的半导体存储器件及其制造方法。该半导体器件包括：半导体衬底；半导体柱，从半导体衬底延伸，该半导体柱包括第一区域、第二区域和第三区域，第二区域位于第一区域和第三区域之间，第三区域位于第二区域与半导体衬底之间，直接相邻的区域具有不同的导电类型；第一栅极图案，设置在第二区域上，第一绝缘层在第一栅极图案与第二区域之间；以及第二栅极图案，设置在第三区域上，其中第二区域通过第二栅极图案欧姆连接到衬底。
-
公开(公告)号：CN101807575B
公开(公告)日：2014-10-01
申请号：CN200910265299.2
申请日：2009-12-30
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/522 , H01L21/8239 , H01L21/768
CPC classification number: H01L21/76834 , H01L21/76816 , H01L23/485 , H01L27/10855 , H01L27/10888 , H01L27/11 , H01L27/11517 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了包括接触塞的半导体器件及相关方法。半导体器件包括半导体层，该半导体层包括第一区域和第二区域；第一接触塞，该第一接触塞布置在半导体层上并且电气地连接至第一区域；第二接触塞，该第二接触塞布置在半导体层上并且电气地连接至第二区域；导电层，该导电层电气地连接至第一接触塞，该导电层具有侧面和底面；以及绝缘层，该绝缘层布置在导电层和第二接触塞之间以便于绝缘导电层和第二接触塞，该绝缘层面对导电层的底面的一部分和侧面。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.033 seconds)
