公开(公告)号：CN107402889B

公开(公告)日：2023-07-11

申请号：CN201710358270.3

申请日：2017-05-19

Applicant: 三星电子株式会社

Inventor： 姜冬岩 ,  林常惠 ,  克里希纳·马拉丁 ,  金钟民 ,  郑宏忠

IPC: G06F12/02 ,  G06F12/0866

Abstract: 提供一种检索数据方法、存储数据方法和重复数据删除模块。所述方法包括：识别数据的逻辑地址；根据逻辑地址，通过查找转换表中的逻辑地址的至少一部分，识别数据的物理行ID；对各个物理行进行定位，所述各个物理行对应于物理行ID；从所述各个物理行检索数据，检索的步骤包括将各个哈希缸复制到读取缓存，所述各个哈希缸包括：各个哈希桶，所述各个哈希桶包括所述各个物理行；各个参考计数器桶，所述各个参考计数器桶包括与所述各个物理行相关联的各个参考计数器。

公开(公告)号：CN107885676B

公开(公告)日：2023-06-13

申请号：CN201710913938.6

申请日：2017-09-30

Applicant: 三星电子株式会社

Inventor： 克里希纳·T·马拉丁 ,  金钟民 ,  郑宏忠

IPC: G06F13/16 ,  G06F12/0882

Abstract: 提供一种计算系统和用于操作计算系统的方法。一种伪主存储器系统，包括用于使用压缩、重复删除和/或纠错来执行存储器增强的存储器适配器电路。存储器适配器电路连接到存储器，并采用存储器增强方法来增大所述存储器的有效存储容量。存储器适配器电路还连接到存储器总线并实现用于连接存储器总线的NVDIMM‑F接口或修改的NVDIMM‑F接口。

公开(公告)号：CN108268340B

公开(公告)日：2023-06-06

申请号：CN201810007552.3

申请日：2018-01-04

Applicant: 三星电子株式会社

Inventor： K.T.马拉迪 ,  郑宏忠

IPC: G06F11/10 ,  G11C29/42

Abstract: 在计算机存储器中执行存储器重复数据删除和单错校正双错检测(SEC‑DED)的方法，所述方法包括：从存储器芯片的阵列中读取数据；基于所述数据计算至少一个散列；针对物理行ID散列中的至少一个并针对二次散列来检查一个或多个散列；确定是否检测到错误；当检测到错误时，通过一次一个地改变存储器芯片的阵列中的每一位来校正所述数据，直到没有检测到错误；其中在改变所述每一位之间，基于所改变的数据计算至少一个散列，并且将新数据的一个或多个散列与物理行ID散列中的一个或多个进行比较且与二次散列进行比较，并再次确定是否检测到错误；以及在没有检测到错误时，输出经校正的数据。

公开(公告)号：CN108074622B

公开(公告)日：2023-06-06

申请号：CN201710742400.3

申请日：2017-08-25

Applicant: 三星电子株式会社

Inventor： 牛迪民 ,  张牧天 ,  郑宏忠 ,  金炫中 ,  宋元亨 ,  崔璋石

IPC: G11C29/42 ,  G11C7/10 ,  G06F11/10 ,  G06F12/0877

Abstract: 公开一种存储器控制器、数据芯片及其控制方法。公开一种可污染数据的数据芯片，包括：数据阵列；读取电路，用于从数据阵列读取原数据；缓冲器，用于存储原数据。使数据污染引擎可用存储在屏蔽寄存器中的污染模式，污染原数据。然后传输电路可从缓冲器发送污染的数据。

公开(公告)号：CN111291859B

公开(公告)日：2022-06-14

申请号：CN201911159633.6

申请日：2019-11-22

Applicant: 三星电子株式会社

Inventor： 谷芃 ,  克里希纳·马拉迪 ,  郑宏忠 ,  牛迪民

IPC: G06N3/04 ,  G06N3/063 ,  G06N3/08 ,  G06F9/38

Abstract: 本发明公开一种包括智能三维堆叠动态随机存取存储器架构的通用矩阵‑矩阵乘法(GEMM)数据流加速器半导体电路。所述通用矩阵‑矩阵乘法数据流加速器半导体电路包括：存储器存储体；外围查找表，存储在存储器存储体中；以及第一向量缓冲器，存储用作查找表中的行地址的第一向量。所述电路包括第二向量缓冲器及查找表缓冲器，第二向量缓冲器存储用作查找表中的列地址的第二向量，查找表缓冲器从查找表接收并存储查找表表项。所述电路还包括求取第一乘积与第二乘积的和的加法器以及存储所述和的输出缓冲器。查找表缓冲器确定第一向量与第二向量的乘积而不实行乘法运算。实施例包括用于减小潜伏时间的分级查找架构。累积结果以脉动方式传播。

公开(公告)号：CN107688436B

公开(公告)日：2022-04-01

申请号：CN201710541154.5

申请日：2017-07-05

Applicant: 三星电子株式会社

Inventor： 郑宏忠 ,  克里希纳·马拉丁 ,  牛迪民

IPC: G06F3/06 ,  G06F12/0866 ,  G06F12/0873

Abstract: 提供一种存储器模块和控制其的方法。一种存储器模块具有包括编程寄存器、重复数据删除率控制逻辑和重复数据删除引擎的逻辑。编程寄存器存储所述存储器模块的最大重复数据删除率。重复数据删除率控制逻辑被配置为：根据最大重复数据删除率来控制所述存储器模块的重复数据删除率。重复数据删除率通过主机计算机是可编程的。

公开(公告)号：CN111916120A

公开(公告)日：2020-11-10

申请号：CN202010384818.3

申请日：2020-05-08

Applicant: 三星电子株式会社

Inventor： 克里希纳·泰贾·马拉迪 ,  张牧天 ,  牛迪民 ,  郑宏忠

IPC: G11C5/02 ,  G11C5/06

Abstract: 一种高带宽存储器系统。在一些实施例中，所述系统包括：具有多个存储器芯片和八个128位通道的存储器堆叠；以及逻辑芯片，存储器芯片堆叠在逻辑芯片上并连接到逻辑芯片；其中逻辑芯片可以被配置为在以下模式中操作128位通道中的第一通道：第一模式，其中前64位以伪通道模式操作，并且后64位作为两个32位细粒度通道操作；或者第二模式，其中前64位作为两个32位细粒度通道操作，并且后64位作为两个32位细粒度通道操作。

公开(公告)号：CN110928810A

公开(公告)日：2020-03-27

申请号：CN201910609176.X

申请日：2019-07-08

Applicant: 三星电子株式会社

Inventor： 郑宏忠 ,  K.T.马拉迪 ,  牛迪民 ,  P.古

IPC: G06F13/16

Abstract: 高带宽存储器(HBM)系统包括第一HBM+卡。第一HBM+卡包括多个HBM+立方体。每个HBM+立方体具有逻辑裸芯和存储器裸芯。第一HBM+卡还包括：HBM+卡控制器，耦接到多个HBM+立方体中的每一个并且被配置为与主机接口；引脚连接，被配置为连接到主机，以及结构连接，被配置为连接到至少一个HBM+卡。

公开(公告)号：CN106847331B

公开(公告)日：2019-11-26

申请号：CN201610880974.2

申请日：2016-10-09

Applicant: 三星电子株式会社

Inventor： 克里希纳·T·马拉丁 ,  姜郁成 ,  郑宏忠

IPC: G11C11/408 ,  G11C11/4091 ,  G11C11/4094

Abstract: 公开具有存储器管理机制的电子系统。所述电子系统包括：处理器，被配置为访问操作数据；本地高速缓冲存储器，连接到处理器，被配置为存储有限量的操作数据；存储器控制器，连接到本地高速缓冲存储器，被配置为保持操作数据的流动；和存储器子系统，连接到存储器控制器，包括：第一级存储器，被配置为通过快速控制总线存储具有关键时序的操作数据，和第二级存储器，被配置为通过降低性能的控制总线存储具有非关键时序的操作数据。

公开(公告)号：CN108345432A

公开(公告)日：2018-07-31

申请号：CN201810013193.2

申请日：2018-01-05

Applicant: 三星电子株式会社

Inventor： 克里希纳·T·马兰迪 ,  郑宏忠

IPC: G06F3/06 ,  G06F12/02

Abstract: 一种动态地选择存储器系统中的去重粒度以减少去重粒度并提高哈希表效率的方法，该方法包括：在使用存储器系统的应用的应用层处选择一个或多个去重粒度，该一个或多个去重粒度是根据存储器系统的特征来选择的；以及分配与所选择的一个或多个去重粒度中的每一个相对应的存储区域，其中该方法可以使用存储器管理器来共享存储器转换表和哈希表，并且系统可以使用该方法，使得对于频繁使用的行能够使用更高容量的预分配计数器字段。