公开(公告)号：CN104919576A

公开(公告)日：2015-09-16

申请号：CN201380011034.4

申请日：2013-11-08

Applicant: 瑞萨电子株式会社

Inventor： 宇佐美达矢 ,  三浦幸男 ,  土屋秀昭

IPC: H01L21/321 ,  H01L21/768

Abstract: 本发明提供一种半导体器件，其具有：层间绝缘膜(INS2)；在层间绝缘膜(INS2)内形成的相邻的Cu配线(M1W)；以及与层间绝缘膜(INS2)的表面和Cu配线(M1W)的表面接触、且将层间绝缘膜(INS2)和Cu配线(M1W)覆盖的绝缘性阻挡膜(BR1)。而且，在相邻的Cu配线(M1W)之间，层间绝缘膜(INS2)在其表面具有损伤层(DM1)，在比损伤层(DM1)深的位置具有电场缓和层(ER1)，该电场缓和层(ER1)具有比损伤层(DM1)的氮浓度高的氮浓度。

公开(公告)号：CN103000612A

公开(公告)日：2013-03-27

申请号：CN201210342117.9

申请日：2012-09-14

Applicant: 瑞萨电子株式会社

Inventor： 宇佐美达矢 ,  北岛洋

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76885 ,  H01L21/32139 ,  H01L21/7685 ,  H01L21/76897 ,  H01L23/53257 ,  H01L23/53266 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件以及制造半导体器件的方法。第一布线设置在半导体衬底上。第一通路设置在第一布线上。此外，第一通路的底表面与第一布线接触。第一绝缘层设置在半导体衬底上并且至少与第一布线的顶表面和第一通路的侧表面接触。第一布线和第一通路的每个侧表面的至少一部分切断各金属晶粒。

公开(公告)号：CN101924093B

公开(公告)日：2012-08-01

申请号：CN201010166496.1

申请日：2010-04-23

Applicant: 瑞萨电子株式会社

Inventor： 宇佐美达矢

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76834 ,  H01L21/76885 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件和制造半导体器件的方法。互连被提供在第一绝缘层中并且互连的上表面比第一绝缘层的上表面高。气隙被布置在互连和第一绝缘层之间。蚀刻停止膜被形成在第一绝缘层、气隙、以及互连的上方。第二绝缘层被形成在蚀刻停止膜的上方。通孔被提供在第二绝缘层并且被连接至互连。被布置在气隙的上方的蚀刻停止膜的部分比布置在互连的上方的另一部分厚。