인덕터 및 이의 제조방법
    31.
    发明公开
    인덕터 및 이의 제조방법 审中-实审
    电感和制造方法

    公开(公告)号:KR1020170142974A

    公开(公告)日:2017-12-28

    申请号:KR1020170174235

    申请日:2017-12-18

    Abstract: 본발명은인덕터및 이의제조방법에관한것으로, 보다상세하게는박막형으로제조되어얇은두께를유지하고소형화가가능하면서도고주파및 고전류에서도자성손실에따른효율저하를방지할수 있으며, 충진율을향상시킴으로써고투자율, 고효율및 높은 Isat 값을나타낼수 있는인덕터에관한것이다.

    Abstract translation: 本发明是电感器和它们的其涉及一种方法,用于制备,更具体地是由一个薄膜型的,并且可以维持小的厚度和尺寸减小是可能的,同时防止在高频率和高的电流效率降低,由于磁损耗,磁导率和通过提高填充系数 ,高效率和高Isat值。

    외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
    32.
    发明公开
    외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법 审中-实审
    用于外部电极的涂料,多层陶瓷电子部件及其制造方法

    公开(公告)号:KR1020150125454A

    公开(公告)日:2015-11-09

    申请号:KR1020140052866

    申请日:2014-04-30

    Abstract: 본발명의일 실시형태는복수의유전체층을포함하는세라믹본체, 상기세라믹본체내에배치되며상기세라믹본체의외부면으로일단이노출되는내부전극, 상기내부전극의일단과연결되도록상기세라믹본체의외부면에배치되며전도성금속및 전도성세라믹공재를포함하는외부전극을포함하는적층세라믹전자부품을제공한다.

    Abstract translation: 本发明的一个实施例提供了一种多层陶瓷电子部件,其包括陶瓷体,该陶瓷体包括多个电介质层,内部电极布置在陶瓷体中,并且包括暴露于陶瓷体的外侧的一侧 以及外部电极,其设置在陶瓷体的外侧,以与内部电极的一端连接,并且包括导电金属和导电陶瓷材料。

    적층 세라믹 전자부품
    33.
    发明公开
    적층 세라믹 전자부품 审中-实审
    多层陶瓷电子元件

    公开(公告)号:KR1020150125335A

    公开(公告)日:2015-11-09

    申请号:KR1020140052537

    申请日:2014-04-30

    CPC classification number: H01G4/012 H01G4/12 H01G4/232 H01G4/30

    Abstract: 본발명의일 실시형태는유전체층과내부전극이번갈아배치된액티브부, 상기액티브부의상측에배치되는상부커버부및 상기액티브부의하측에배치되는하부커버부를포함하는세라믹본체, 상기상부커버부및 하부커버부의길이방향중심부와상기상부커버부및 하부커버부의길이방향일 측면사이에배치된제1 더미전극및 상기상부커버부및 하부커버부의길이방향중심부와상기상부커버부및 하부커버부의길이방향타 측면사이에배치되며상기제1 더미전극과이격된제2 더미전극을포함하며, 상기세라믹본체의길이를 L1, 상기제1 더미전극과상기제2 더미전극이이격된간격을 G로규정할때, 0.01≤G/L1≤0.2를만족하는적층세라믹전자부품을제공한다.

    Abstract translation: 本发明的实施例涉及层压陶瓷电子部件。 本发明包括一种陶瓷体,其包括有源部分,其中依次放置介电层和内电极,放置在有源部分的上部的上盖部分和放置在所述有源部分中的下盖部分 活动部分的下半部分; 第一虚拟电极,设置在上盖部件和下盖部件的纵向中心部分之间,以及上部和下部部件的纵向侧部; 以及放置在上下部分的纵向中心部分和上部和下部部分的另一纵向侧之间的第二虚拟电极,并且远离第一虚拟电极。 当陶瓷体的长度被定义为L1,并且第一和第二虚拟电极之间的间隙被定义为G时,满足0.01 <= G / L1 <= 0.2。

    적층 세라믹 커패시터의 제조방법
    34.
    发明公开
    적층 세라믹 커패시터의 제조방법 审中-实审
    多层陶瓷电容器的制作方法

    公开(公告)号:KR1020150049919A

    公开(公告)日:2015-05-08

    申请号:KR1020130131107

    申请日:2013-10-31

    Abstract: 본발명의일 실시형태는유전체층및 내부전극을포함하는세라믹본체를마련하는단계; 외부전극형성을위한도전성페이스트를마련하는단계; 상기세라믹본체의단면에상기도전성페이스트를분무하는단계; 및상기세라믹본체의단면에분무된상기도전성페이스트를소성하는단계; 를포함하는적층세라믹커패시터의제조방법을제공할수 있다.

    Abstract translation: 本发明的一个实施方案是提供一种多层陶瓷电容器的制造方法,其能够提供具有均匀厚度的主陶瓷体的优异粘附性的外部电极。 本发明的实施例可以提供一种多层陶瓷电容器的制造方法,包括以下步骤:提供包括电介质层和内部电极的陶瓷主体; 提供用于外部电极形成的导电浆料; 将导电膏喷涂在陶瓷主体的部分上; 并且烧制喷射在陶瓷主体部分上的导电膏。

    도전성 분말, 그 제조방법 및 적층 세라믹 커패시터
    35.
    发明公开
    도전성 분말, 그 제조방법 및 적층 세라믹 커패시터 审中-实审
    导电粉末,制造方法相同和多层陶瓷电容器

    公开(公告)号:KR1020150044716A

    公开(公告)日:2015-04-27

    申请号:KR1020130124129

    申请日:2013-10-17

    Abstract: 본발명의일 실시형태는금속분말; 및상기금속분말의표면에형성되며, 상기금속분말의평균입경을 R이라고할 때, 0.02R 내지 0.35R의두께를가지는첨가제코팅층; 을포함하는도전성분말을제공할수 있다.

    Abstract translation: 根据本发明的实施方案,提供了含有金属粉末的导电粉末; 以及当金属粉末的平均粒径为R时,形成在金属粉末的表面上并具有0.02R和0.35R之间的厚度的添加剂涂层。 根据本发明的实施例,可以提供其有效控制收缩的导电粉末及其制造方法和多层陶瓷电容器。

    전자부품의 실장 기판 및 전자부품 실장용 페이스트
    36.
    发明公开
    전자부품의 실장 기판 및 전자부품 실장용 페이스트 审中-实审
    用于安装电动零件的电路板和用于安装电动零件的糊料

    公开(公告)号:KR1020150044259A

    公开(公告)日:2015-04-24

    申请号:KR1020130123431

    申请日:2013-10-16

    Abstract: 본발명의일 실시형태는기판; 상기기판에배치된전자부품; 및상기기판에상기전자부품을실장하기위해사용되며, 열경화성수지와상기열 경화성수지의열 경화온도보다높은융점을가지는도전성분말을포함하는접합제; 를포함하는전자부품의실장기판을제공할수 있다.

    Abstract translation: 根据本发明的实施例的用于安装电子部件的板包括板; 安装在电路板上的电子部件; 用于将电子部件安装在电路板上并包含热固性树脂和熔点高于热固性树脂的热固化温度的粉末的粘结剂。

    적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
    37.
    发明公开
    적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판 审中-实审
    多层陶瓷电容器及其制造方法以及用于安装的电路板

    公开(公告)号:KR1020150037191A

    公开(公告)日:2015-04-08

    申请号:KR1020130116566

    申请日:2013-09-30

    CPC classification number: H01G4/30 H01G2/06 H01G4/232 H01G4/2325 Y10T29/435

    Abstract: 본발명의일 실시형태는유전체층 및내부전극을포함하는세라믹본체; 상기세라믹본체의외부면에배치되며상기내부전극과전기적으로연결되는전극층; 상기전극층상에배치되며, 제1 도전성분말을포함하는제1 복합수지층; 및상기제1 복합수지층상에배치되며, 상기제1 도전성분말과다른제2 도전성분말을포함하는제2 복합수지층; 을포함하는적층세라믹커패시터를제공할수 있다.

    Abstract translation: 本发明的一个实施例是提供一种多层陶瓷电容器,其包括:陶瓷体,其包括电介质和内部电极; 电极层,其布置在陶瓷体的外表面上并与内部电极电连接; 第一复合树脂层,其布置在所述电极层上并且包括第一导电粉末; 以及第二复合树脂层,其设置在第一复合树脂层上,并且包括与第一导电粉末不同的第二导电功率。

    인덕터 및 이의 제조방법
    38.
    发明公开
    인덕터 및 이의 제조방법 有权
    芯片电子部件及其制造方法

    公开(公告)号:KR1020150014415A

    公开(公告)日:2015-02-06

    申请号:KR1020140182650

    申请日:2014-12-17

    CPC classification number: H01F17/0013 H01F27/255 H01F41/0266

    Abstract: 본 발명은 칩 전자부품용 자성체 페이스트 조성물, 칩 전자부품 및 이의 제조방법에 관한 것으로, 보다 상세하게는 박막형으로 제조되어 얇은 두께를 유지하고 소형화가 가능하면서도 고주파 및 고전류에서도 자성 손실에 따른 효율 저하를 방지할 수 있으며, 충진율을 향상시킴으로써 고투자율, 고효율 및 높은 Isat 값을 나타낼 수 있는 칩 전자부품에 관한 것이다.

    Abstract translation: 本发明涉及一种用于芯片电子部件的磁性材料糊料复合物,一种芯片电子部件及其制造方法,更具体地,涉及一种用于使电子部件保持其薄度并且成为 以薄膜型制造,使电子部件小型化,并且根据高频率和大电流下的磁特性损失来防止效率的劣化。 芯片电子元件可以通过提高填充率来表现出高渗透性,高效率和高Isat值。

    적층 세라믹 전자부품 및 이의 제조방법
    39.
    发明公开
    적층 세라믹 전자부품 및 이의 제조방법 审中-实审
    层压陶瓷电子部件及其制造方法

    公开(公告)号:KR1020140077347A

    公开(公告)日:2014-06-24

    申请号:KR1020120146030

    申请日:2012-12-14

    Abstract: The present invention provides a multilayer ceramic electronic component comprising an active layer in which a dielectric layer made of a dielectric composition containing ceramic powder and an internal electrode layer are alternately laminated; a first cover layer which is formed on the upper surface and the lower surface of the active layer and contains barium titanate; a second cover layer which is formed on the first cover layer and is made of glass containing silicon-based glass and inorganic filler; and an external electrode which is electrically connected to the internal electrode layer. According to the present invention, the multilayer ceramic electronic component with excellent reliability can be formed by coating the first cover layer of a ceramic body with the second cover layer made of the glass, preventing the generation of voids due to differences in a sintering start temperature and a sintering shrinkage rate between the internal electrode and the dielectric, and improving a sintering density.

    Abstract translation: 本发明提供一种多层陶瓷电子部件,其包括有源层,其中由包含陶瓷粉末和内部电极层的电介质组合物制成的电介质层交替层叠; 第一覆盖层,其形成在有源层的上表面和下表面上并且包含钛酸钡; 第二覆盖层,其形成在第一覆盖层上并由含有硅基玻璃和无机填料的玻璃制成; 和与内部电极层电连接的外部电极。 根据本发明,可以通过用由玻璃制成的第二覆盖层涂覆陶瓷体的第一覆盖层来形成具有优异的可靠性的多层陶瓷电子部件,从而防止由于烧结开始温度的差异而产生空隙 以及内部电极与电介质的烧结收缩率,提高烧结密度。

    섀도우 마스크
    40.
    发明公开
    섀도우 마스크 无效
    阴影面膜

    公开(公告)号:KR1020080111967A

    公开(公告)日:2008-12-24

    申请号:KR1020070060585

    申请日:2007-06-20

    Abstract: A shadow mask is provided to prevent a thin film on mask from exfoliating and block the generation of a basin defect as a polymer layer is formed on a mask consisting of metals. A shadow mask(200) comprises a substrate(210), a mask(220), and a exfoliation prevention polymer layer(240). The mask is formed on the substrate with having an opening in order to transfer a thin film into a desired shape. The exfoliation prevention polymer layer is formed on the mask. The mask is made of metals. The polymer layer has the glass transition temperature of 40‹C - 250‹C range.

    Abstract translation: 提供荫罩以防止在由金属组成的掩模上形成聚合物层时掩模上的薄膜剥落并阻止产生盆形缺陷。 荫罩(200)包括基底(210),掩模(220)和防脱落聚合物层(240)。 掩模形成在具有开口的基板上,以便将薄膜转印成期望的形状。 在掩模上形成防剥落聚合物层。 面具由金属制成。 聚合物层的玻璃化转变温度为40℃〜250℃。

Patent Agency Ranking