公开(公告)号：KR1019980035100A

公开(公告)日：1998-08-05

申请号：KR1019960053331

申请日：1996-11-11

Applicant: 삼성전자주식회사

Inventor： 김남주 ,  임순권

IPC: H01L21/76

Abstract: 반도체 소자의 소자 분리막 및 그 형성방법에 대해 기재되어 있다. 본 발명에 의한 소자 분리막은, 소자간 분리영역의 반도체 기판에 형성된 제 1 트렌치 및 소자간 분리영역 사이의 소자 형성영역의 반도체 기판에 형성되고, 상기 제 1 트렌치보다 그 깊이가 얕은 제 2 트렌치를 구비하는 것을 특징으로 한다. 따라서, 본 발명에 의하면, 소자 형성영역 형성되는 소자 분리막을 트렌치 분리법으로 형성하므로 소자의 크기를 줄일 수 있을 뿐만아니라 절연 특성을 강화시킬 수 있다.

公开(公告)号：KR1019980035098A

公开(公告)日：1998-08-05

申请号：KR1019960053329

申请日：1996-11-11

Applicant: 삼성전자주식회사

Inventor： 김남주

IPC: H01L21/328 ,  H01L21/8222

Abstract: 베이스 전극 구조를 개선한 고속 바이폴라 트랜지스터가 개시되어 있다.
본 발명은 실리콘 기판의 액티브 영역에 형성된 콜렉터층과, 상기 콜렉터층에 접속된 콜렉터전극과, 상기 콜렉터층의 표면 영역에 형성된 저농도 베이스층과, 상기 저농도 베이스층을 둘러싸는 고농도 베이스층과, 상기 고농도 베이스층에 접속된 베이스전극과, 상기 저농도 베이스층의 표면 영역에 접합된 에미터층과, 상기 에미터층에 접속된 에미터전극으로 이루어진 바이폴라 트랜지스터에 있어서, 상기 베이스전극은 상기 고농도 베이스층에 접속되는 금속실리사이드층과, 상기 금속실리사이드층에 접속된 폴리실리콘층으로 이루어진 것을 특징으로 한다.
따라서, 본 발명은 베이스 저항과 베이스 접합용량이 감소하여 바이폴라 트랜지스터의 동작속도를 향상시키는 효과가 있다.

公开(公告)号：KR100143171B1

公开(公告)日：1998-07-01

申请号：KR1019940013839

申请日：1994-06-20

Applicant: 삼성전자주식회사

Inventor： 김남주 ,  박강욱

IPC: H01L29/73

Abstract: 본 발명은 바이폴라 트랜지스터의 동작속도 향상을 위한 소자 제조방법에 관한 것으로, 베이스 형성을 위한 불순물로서 BF
2 를 사용하고, 상기 베이스 하부 에지와 콜렉터의 계면에 SIC 층을 형성시킴으로써 종래 공정에서의 보론테일 현상을 방지하는 동시에, 상기 SIC 층에 의해 베이스의 폭과 콜렉터 저항이 감소하게 됨으로써 바이폴라 집적회로의 속도특성을 개선시킬 수 있다.

公开(公告)号：KR1019980012509A

公开(公告)日：1998-04-30

申请号：KR1019960030692

申请日：1996-07-26

Applicant: 삼성전자주식회사

Inventor： 김남주

IPC: H01L27/108

公开(公告)号：KR1019970030875A

公开(公告)日：1997-06-26

申请号：KR1019950044292

申请日：1995-11-28

Applicant: 삼성전자주식회사

Inventor： 김남주 ,  임순권

IPC: H01L29/70

Abstract: 본 발명은 트렌치 구조의 반도체 장치에 관한 것으로서, 다각형이나 원과 같은 모양을 이용하여, 트렌치의 모서리 부분의 폭을 트렌치 다른 부분의 폭과 같게 형성함으로써 트렌치 모서리에 응축되는 스트레스를 분산시키는 트렌치 구조의 반도체 장치이다.

公开(公告)号：KR1019970030832A

公开(公告)日：1997-06-26

申请号：KR1019950044858

申请日：1995-11-29

Applicant: 삼성전자주식회사

Inventor： 김남주

IPC: H01L27/108

Abstract: 본 발명은 반도체 소자에 작은 면적으로 정확하게 용량을 조정할 수 있는 반도체 장치의 캐패시터 및 그 제조방법에 관한 것으로서, 제1전도형의 반도체 기판의 표면 근방에 형성된 제2전도형의 불순물 영역으로 제공되고 상기 불순물 영역내의 복수개의 트랜치가 형성된 제1전극; 상기 트랜치 내면 및 불순물 영역의 표면을 덮는 적어도 한층 이상의 유전체층; 상기 트랜치내의 유전체막상에 형성되어 상기 트랜치를 매립시키는 서로 분리된 복수개의 도전체들과, 상기 불순물 영역상의 유전체층과 도전체들을 상부에 침적된 절연층에 형성되어 있는 복수개의 콘택홀을 통하여 상기 복수개의 도전체들을 상호 연결하는 금속층으로 제공되는 제2전극이 구비된 반도체 장치의 캐패시터와 그 제조 방법을 제공하고자 한 것이다.

公开(公告)号：KR1019960002781B1

公开(公告)日：1996-02-26

申请号：KR1019920012899

申请日：1992-07-20

Applicant: 삼성전자주식회사

Inventor： 김남주

IPC: H01L27/10

Abstract: forming an insulation film on a substrate(201), and forming a first plate electrode(204) on the insulation film; forming a dielectric film(205) and a first interlayer insulation film(206) in turn; forming a contact electrode(207) of the first metal film being contact with a part of the plate electrode; exposing the partial surface of the first plate electrode(204) and the contact electrode(207) by photoetching a second interlayer insulation film(208) formed over the substrate; and forming a second plate electrode(210) and a wiring film(209) by forming the second metal film over the substrate(201) and photoetching it. The method reduces photomask formation steps to compare with conventional process.

Abstract translation: 在基板（201）上形成绝缘膜，在所述绝缘膜上形成第一平板电极（204）; 依次形成电介质膜（205）和第一层间绝缘膜（206）; 形成与所述平板电极的一部分接触的所述第一金属膜的接触电极（207） 通过对形成在基板上的第二层间绝缘膜（208）进行光刻，使第一平板电极（204）和接触电极（207）的部分表面曝光; 以及通过在所述基板（201）上形成所述第二金属膜并对其进行光刻，形成第二平板电极（210）和布线膜（209）。 该方法降低了光掩模形成步骤，与传统工艺相比较。

公开(公告)号：KR1019940003034A

公开(公告)日：1994-02-19

申请号：KR1019920012899

申请日：1992-07-20

Applicant: 삼성전자주식회사

Inventor： 김남주

IPC: H01L27/10

Abstract: 본 발명은 반도체장치의 제조 방법에 관한 것으로, 특히 반도체 캐패시터의 제조 방법에 관한 것으로서, 이중층 금속배선막 구조를 갖는 반도체장치에서 커패시터 제조시에, 종래 기술에서 제1플레이트전극의 형성후에 제2플레이트전극의 형성이 상기 제1플레이트전극과의 콘텍전극 형성시에 이루어짐으로써 인하여 포토마스크의 수가 증가되는 단점을 개선하여, 제2플레이트전극 형성이 2차 배선막 형성 마스크를 이용하여 이루어지므로 포토마스크의 수가 감소되어 종래의 제조방법에 비해 포토마스크의 수가 줄어들게 되므로, 공정이 단순해지며, 제조원가를 절감할 수 있는 반도체 캐패시터 제조 방법을 제공하는데 있다.