Abstract:
PURPOSE: A phase locked loop is provided to control the peak level of an output signal to minimize consumption power. CONSTITUTION: A phase locked loop includes the first frequency divider(110) for M-frequency-dividing an input signal with a predetermined frequency to generate the first signal, a phase detector(120) for comparing the first signal and the second signal having the second frequency to output the phase difference of the two signals, and a charge pump circuit(130) for generating a charge pump signal corresponding to the difference signal. The phase locked loop further has a loop filter(140) for filtering high frequency components from the charge pump circuit, and a voltage controlled oscillator(150) for generating an output signal having a frequency corresponding to the filtered signal. The phase locked loop also includes a frequency divider(160) for N-frequency dividing the output signal to generate the second signal with the second frequency, and a phase synchronization detector(170) for generating a phase synchronous signal that indicates if the input signal and output signal accord with each other at the transfer time of the first signal. The voltage controlled oscillator includes a voltage controlled oscillating unit(152) for generating the output signal having the frequency corresponding to the filtered signal and creating the first and second phase delayed signals having the same frequency as that of the output signal but having different phases, and a gain control unit(154) for controlling the gain of the output signal, the first and second phase delayed signals in response to an external gain control signal.
Abstract:
본 발명은 조립이 이루어진 후에 단일 칩 형태로 완성되는 반도체 소자상에 웨이퍼 맵상의 좌표에 대응되는 패턴으로 반도체 소자의 웨이퍼상의 본래의 위치를 확인할 수 있는 조립된 칩의 웨이퍼 상의 위치 확인방법에 관한 것으로서, 그 패턴은 웨이퍼 맵상의 좌표를 나타내는 숫자와 대응되는 특정 형상을 갖는 점에 그 특징이 있다.
Abstract:
이 발명은 플래쉬 타입 아날로그-디지탈 변환기의 비교기 오프셋 보완회로에 관한 것으로, 종래의 일반적인 비교기 회로는 아날로그 신호 또는 디지탈신호 입력전압에 대하여 출력전압 검출폭이 넓은 이득(gain) 및 선형성 에러검출 때문에 해상도에 관계되는 비트수에 제한을 받게 됨으로써, 결과적으로 해상도가 떨어지는 단점이 생기던 것을, 본 발명에서는 이를 개선하기 위하여 오프셋 보정회로를 차동단이 포함된 비교기단에 추가하여 플래쉬 타입 아날로그-디지탈 변환기의 미분선형성(INL) 및 적분선형성(DNL)을 크게 향상시킴으로써 해상도를 높일수 있는 플래쉬 타입 아날로그-디지탈 변환기의 비교기 오프셋 보완회로를 제공한다.
Abstract:
본 발명은 공정상수에 영향을 받는 MVCO의 목표주파수의 오류신호를 다시 MVCO의 입력단자로 피드백시킴으로써 목표주파수 가변요소인 전류를 자동으로 조정하여 목표주파수의 오류방지를 무조건정으로 구현할 수 있는 회로에 관한 것인 바, 그 특징적인 구성으로는 2조의 증폭기를 연결하여 루프를 구성하여 특정의 주파수를 목표주파수로 발전시키는 목표주파수 발진수단과, 상기 목표주파수 발진수단의 목표주파수에 기준이 되는 고정주파수를 발생시키는 고정주파수 발진수단과, 상기 고정주파수 발진수단의 고정주파수를 기준으로 상기 목표주파수 발진수단의 출력주파수를 비교하여 목표주파수 발진수단의 목표주파수에 대한 오류주파수를 검출해내는 위상비교수단과, 상기 위상비교수단에서 검출되는 목표주파수의 오류주파수를 에러전압으 변환하는 적분수단과, 상기 적분수단에서 변환된 에러전압에 해당하는 신호를 상기 목표주파수 발진수단의 목표주파수에 관계되는 입력단자로 다시 피드백시키는 자동전압 조정감지수단으로 구성함에 있다.
Abstract:
디지털 TV의아날로그프론트엔드가개시된다. 상기아날로그프론트엔드는제1선택신호에응답하여차동음성중간주파수신호들또는차동 TV 방송신호들을출력하기위한제1선택회로와, 제2선택신호에응답하여각각이서로다른샘플링주파수를갖는다수의클락신호들중에서어느하나를출력하는제2선택회로와, 상기제2선택회로로부터출력된클락신호의샘플링주파수에따라, 상기제1선택회로의출력신호를디지털코드로변환하기위한아날로그-디지털변환기를포함한다.