위상 동기 루프 회로
    31.
    发明公开
    위상 동기 루프 회로 无效
    相位锁定环路

    公开(公告)号:KR1020010036433A

    公开(公告)日:2001-05-07

    申请号:KR1019990043449

    申请日:1999-10-08

    Inventor: 박호진

    Abstract: PURPOSE: A phase locked loop is provided to control the peak level of an output signal to minimize consumption power. CONSTITUTION: A phase locked loop includes the first frequency divider(110) for M-frequency-dividing an input signal with a predetermined frequency to generate the first signal, a phase detector(120) for comparing the first signal and the second signal having the second frequency to output the phase difference of the two signals, and a charge pump circuit(130) for generating a charge pump signal corresponding to the difference signal. The phase locked loop further has a loop filter(140) for filtering high frequency components from the charge pump circuit, and a voltage controlled oscillator(150) for generating an output signal having a frequency corresponding to the filtered signal. The phase locked loop also includes a frequency divider(160) for N-frequency dividing the output signal to generate the second signal with the second frequency, and a phase synchronization detector(170) for generating a phase synchronous signal that indicates if the input signal and output signal accord with each other at the transfer time of the first signal. The voltage controlled oscillator includes a voltage controlled oscillating unit(152) for generating the output signal having the frequency corresponding to the filtered signal and creating the first and second phase delayed signals having the same frequency as that of the output signal but having different phases, and a gain control unit(154) for controlling the gain of the output signal, the first and second phase delayed signals in response to an external gain control signal.

    Abstract translation: 目的:提供锁相环来控制输出信号的峰值电平,以最大限度地降低功耗。 构成:锁相环包括第一分频器(110),用于对具有预定频率的输入信号进行M分频以产生第一信号;相位检测器(120),用于将第一信号和第二信号 输出两个信号的相位差的第二频率,以及用于产生对应于差分信号的电荷泵信号的电荷泵电路(130)。 锁相环还具有用于滤除来自电荷泵电路的高频分量的环路滤波器(140),以及用于产生具有与滤波信号对应的频率的输出信号的压控振荡器(150)。 锁相环还包括用于对输出信号进行N分频以产生具有第二频率的第二信号的分频器(160),以及用于产生相位同步信号的相位同步检测器(170),该相位同步信号指示输入信号 并且在第一信号的传送时间输出信号彼此一致。 压控振荡器包括用于产生具有与滤波信号相对应的频率的输出信号的电压控制振荡单元(152),并产生与输出信号具有相同频率但具有不同相位的第一和第二相位延迟信号, 以及用于响应于外部增益控制信号来控制输出信号的增益,第一和第二相位延迟信号的增益控制单元(154)。

    조립된 칩의 웨이퍼 상의 위치 확인방법
    32.
    发明授权
    조립된 칩의 웨이퍼 상의 위치 확인방법 失效
    WAFER表面组装芯片的位移确定方法

    公开(公告)号:KR100224708B1

    公开(公告)日:1999-10-15

    申请号:KR1019960039145

    申请日:1996-09-10

    Abstract: 본 발명은 조립이 이루어진 후에 단일 칩 형태로 완성되는 반도체 소자상에 웨이퍼 맵상의 좌표에 대응되는 패턴으로 반도체 소자의 웨이퍼상의 본래의 위치를 확인할 수 있는 조립된 칩의 웨이퍼 상의 위치 확인방법에 관한 것으로서, 그 패턴은 웨이퍼 맵상의 좌표를 나타내는 숫자와 대응되는 특정 형상을 갖는 점에 그 특징이 있다.

    플래쉬 타입 아날로그-디지탈 변환기의 비교기 회로
    33.
    实用新型
    플래쉬 타입 아날로그-디지탈 변환기의 비교기 회로 失效
    闪光型模数转换器的比较器电路

    公开(公告)号:KR200139148Y1

    公开(公告)日:1999-04-01

    申请号:KR2019950034862

    申请日:1995-11-22

    Inventor: 박호진

    Abstract: 이 발명은 플래쉬 타입 아날로그-디지탈 변환기의 비교기 오프셋 보완회로에 관한 것으로, 종래의 일반적인 비교기 회로는 아날로그 신호 또는 디지탈신호 입력전압에 대하여 출력전압 검출폭이 넓은 이득(gain) 및 선형성 에러검출 때문에 해상도에 관계되는 비트수에 제한을 받게 됨으로써, 결과적으로 해상도가 떨어지는 단점이 생기던 것을, 본 발명에서는 이를 개선하기 위하여 오프셋 보정회로를 차동단이 포함된 비교기단에 추가하여 플래쉬 타입 아날로그-디지탈 변환기의 미분선형성(INL) 및 적분선형성(DNL)을 크게 향상시킴으로써 해상도를 높일수 있는 플래쉬 타입 아날로그-디지탈 변환기의 비교기 오프셋 보완회로를 제공한다.

    에미터 커플더 멀티바이브레이터(MVCO)의 목표주파수 오류방지회로
    36.
    发明公开
    에미터 커플더 멀티바이브레이터(MVCO)의 목표주파수 오류방지회로 无效
    射极耦合多谐振荡器(MVCO)的目标频率误差防止电路

    公开(公告)号:KR1019970013633A

    公开(公告)日:1997-03-29

    申请号:KR1019950027246

    申请日:1995-08-29

    Inventor: 박호진 김재휘

    Abstract: 본 발명은 공정상수에 영향을 받는 MVCO의 목표주파수의 오류신호를 다시 MVCO의 입력단자로 피드백시킴으로써 목표주파수 가변요소인 전류를 자동으로 조정하여 목표주파수의 오류방지를 무조건정으로 구현할 수 있는 회로에 관한 것인 바, 그 특징적인 구성으로는 2조의 증폭기를 연결하여 루프를 구성하여 특정의 주파수를 목표주파수로 발전시키는 목표주파수 발진수단과, 상기 목표주파수 발진수단의 목표주파수에 기준이 되는 고정주파수를 발생시키는 고정주파수 발진수단과, 상기 고정주파수 발진수단의 고정주파수를 기준으로 상기 목표주파수 발진수단의 출력주파수를 비교하여 목표주파수 발진수단의 목표주파수에 대한 오류주파수를 검출해내는 위상비교수단과, 상기 위상비교수단에서 검출되는 목표주파수의 오류주파수를 에러전압으 변환하는 적분수단과, 상기 적분수단에서 변환된 에러전압에 해당하는 신호를 상기 목표주파수 발진수단의 목표주파수에 관계되는 입력단자로 다시 피드백시키는 자동전압 조정감지수단으로 구성함에 있다.

    DTV의 아날로그 프론트 엔드, 이를 포함하는 디지털 TV 시스템, 및 이들의 동작 방법
    39.
    发明授权
    DTV의 아날로그 프론트 엔드, 이를 포함하는 디지털 TV 시스템, 및 이들의 동작 방법 有权
    数字电视的数字前端,包括它的数字电视系统以及它们如何工作

    公开(公告)号:KR101789493B1

    公开(公告)日:2017-11-21

    申请号:KR1020110037515

    申请日:2011-04-21

    Abstract: 디지털 TV의아날로그프론트엔드가개시된다. 상기아날로그프론트엔드는제1선택신호에응답하여차동음성중간주파수신호들또는차동 TV 방송신호들을출력하기위한제1선택회로와, 제2선택신호에응답하여각각이서로다른샘플링주파수를갖는다수의클락신호들중에서어느하나를출력하는제2선택회로와, 상기제2선택회로로부터출력된클락신호의샘플링주파수에따라, 상기제1선택회로의출력신호를디지털코드로변환하기위한아날로그-디지털변환기를포함한다.

    Abstract translation: 数字电视的模拟前端被披露。 具有与该选择信号差分声音中频信号或差分第一选择电路,并且各个不同的采样频率,响应于第二选择信号,用于输出TV广播信号的第一响应,所述多个模拟前端 数字转换器 - 一个第二选择电路,和基于从所述选择电路输出的时钟信号的取样频率的第二模拟转换所述第一选择电路的输出信号转换为数字代码,用于输出时钟信号中的任一个 它包括。

    프로그래머블 게인 증폭기 회로 및 이를 포함하는 터치 센서 컨트롤러
    40.
    发明公开
    프로그래머블 게인 증폭기 회로 및 이를 포함하는 터치 센서 컨트롤러 审中-实审
    可编程增益放大器和触摸传感器控制器

    公开(公告)号:KR1020160015093A

    公开(公告)日:2016-02-12

    申请号:KR1020140097587

    申请日:2014-07-30

    Abstract: 본발명의하나의실시형태에따른 PGA 회로(Programmable Gain Amplifier Circuit)는제1 입력단과제1 노드사이에연결되는제1 입력저항, 제2 입력단과제2 노드사이에연결되는제2 입력저항, 상기제1 노드와제1 출력단사이에연결되는제1 피드백저항, 상기제2 노드와제2 출력단사이에연결되는제2 피드백저항, 제3 입력단과상기제1 노드사이에연결되는제1 레퍼런스저항, 제4 입력단과상기제2 노드사이에연결되는제2 레퍼런스저항, 그리고상기제1 및제2 노드를 OP-AMP 입력단에연결하고, 상기제1 및제2 출력단을 OP-AMP 출력단에연결하는 OP-AMP를포함하고, 상기제1 및제2 레퍼런스저항각각은 R-2R 사다리형구조를포함한다.

    Abstract translation: 根据本发明的实施例,可编程增益放大器电路(PGA电路)包括:连接在第一输入端和第一节点之间的第一输入电阻; 连接在第二输入端和第二节点之间的第二输入电阻; 连接在第一节点和第一输出终端之间的第一反馈电阻; 连接在所述第二节点和所述第二输出端子之间的第二反馈电阻; 连接在第三输入端和第一节点之间的第一参考电阻; 连接在第四输入端和第二节点之间的第二参考电阻; 以及用于将第一和第二节点连接到OP-AMP的输入端的运算放大器(OP-AMP),以及将第一和第二输出端连接到OP-AMP的输出端。 第一电阻和第二电阻中的每一个包括R-2R梯形。

Patent Agency Ranking