公开(公告)号：KR1020030010984A

公开(公告)日：2003-02-06

申请号：KR1020010045761

申请日：2001-07-28

Applicant: 삼성전자주식회사

Inventor： 우효승 ,  오학서

IPC: G06F13/16

CPC classification number: G06F13/4059

Abstract: PURPOSE: A dual port memory controller for adjusting a data access timing is provided to adjust a data access timing of a processor by delaying a signal for informing that a data access request can not be accepted for a predetermined time for reading/writing data of a memory area. CONSTITUTION: A dual port memory controller provides delay units(50,50a) connected between a memory controller(40) and 'L' side processor/'R' side processor, respectively. The delay units(50,50a) delay a request rejection signal(BUSY-L, BUSY-R) being output in the memory controller(40). The dual port memory controller may receive a data access request from two processors. The dual port memory controller judges whether the memory controller(40) selected a certain area of a memory(30) in accordance with requests from a plurality of processors and a reading or writing. If writing is selected, values of inputted data signals(DATA-L, DATA-R) are stored in a selected memory area. If a reading is selected, data are read in the selected memory area and output to a corresponding processor through the data signals (DATA-L, DATA-R). If a process for a data access operation applied to one processor is terminated, the memory controller(40) transmits a signal for informing that a data access request of other processor may be accepted.

Abstract translation: 目的：提供一种用于调整数据访问定时的双端口存储器控制器，用于通过延迟用于通知数据访问请求不能被接受的信号在预定时间内用于读取/写入数据的数据，来调整处理器的数据访问定时 记忆区。 构成：双端口存储器控制器分别提供连接在存储器控制器（40）和'L'侧处理器/'R'侧处理器之间的延迟单元（50,50a）。 延迟单元（50,50a）延迟在存储器控制器（40）中输出的请求拒绝信号（BUSY-L，BUSY-R）。 双端口存储器控制器可以从两个处理器接收数据访问请求。 双端口存储器控制器根据来自多个处理器的请求和读取或写入来判断存储器控制器（40）是否选择存储器（30）的特定区域。 如果选择了写入，则输入的数据信号（DATA-L，DATA-R）的值被存储在选择的存储区域中。 如果选择了读数，则在选择的存储区中读取数据，并通过数据信号（DATA-L，DATA-R）输出到对应的处理器。 如果终止对一个处理器的数据访问操作的处理，则存储器控制器（40）发送用于通知可以接受其他处理器的数据访问请求的信号。

公开(公告)号：KR100296465B1

公开(公告)日：2001-10-26

申请号：KR1019980041506

申请日：1998-10-02

Applicant: 삼성전자주식회사

Inventor： 박준호 ,  정성종 ,  오학서

IPC: H04N5/232

Abstract: 외부 영상을 촬영하는 다수의 카메라와, 상기 다수의 카메라의 출력단에 각각 설치되고, 상기 카메라에서 출력되는 화상신호를 소정의 카메라 선택신호에 의해 버퍼링하는 버퍼부와, 상기 다수의 카메라의 각 출력라인이 공통으로 연결되고, 상기 공통 출력라인을 통해 화상신호를 제공받는 커넥터와, 상기 다수의 카메라에 각각 설치된 버퍼부를 선택, 제어하여 특정 카메라의 화상 출력 여부를 결정하는 카메라 선택부, 및 미리 설정된 프로그램에 따라 상기 특정 카메라를 선택하는 제어신호를 생성한 후 상기 카메라 선택부로 출력하는 제어부를 구비함으로써, 하나의 화상처리 보드에 다수의 고해상도 카메라를 연결할 수 있고, 특정 카메라의 화상 출력의 제어가 용이한 멀티 카메라의 출력 선택 제어 장치를 제공한다.

公开(公告)号：KR100286103B1

公开(公告)日：2001-04-16

申请号：KR1019980007620

申请日：1998-03-07

Applicant: 삼성전자주식회사

Inventor： 하문수 ,  오학서

IPC: H04N5/225

Abstract: PURPOSE: A video data processing method is provided to reduce a period of time required for processing and outputting video data and to process and output the video data in real time. CONSTITUTION: It is judged if video data of one line is stored in a frame memory. When it is judged that the video data of one line is stored in the frame memory, the video data is processed such that the data are displayed on a monitor(S12). The processed video data is output(S13). It is judged if the video data is stored in the frame memory with a horizontal synchronous signal that is output together with the video data.

公开(公告)号：KR100277278B1

公开(公告)日：2001-01-15

申请号：KR1019980034378

申请日：1998-08-25

Applicant: 삼성전자주식회사

Inventor： 박준호 ,  오학서

IPC: H04N5/225

Abstract: 개시된 영상신호 처리장치는 카메라로 촬영한 R, G, B 및 휘도 신호를 손실됨이 없이 저장 수단에 저장하고 출력하여 깨끗한 영상을 출력한다.
본 발명은 처리수단의 R, G, B 및 휘도 신호 처리부가 각기 R, G, B 및 휘도 신호를 처리하여 각기 발생하는 수평 동기신호, 수직 동기신호 및 클럭신호에 동기로 출력하고, R, G, B 및 휘도 신호 처리부가 각기 발생하는 수평 동기신호, 수직 동기신호 및 클럭신호를 제 2 버퍼를 통해 제어부로 입력시키고, 제어부는 R, G, B 및 휘도 신호 처리부가 각기 발생하는 수평 동기신호, 수직 동기신호 및 클럭신호를 입력하고, 입력한 R, G, B 및 휘도 신호에 따른 수평 동기신호, 수직 동기신호 및 클럭신호에 따라 저장 수단의 R, G, B 및 휘도 신호 메모리를 각기 제어하여 R, G, B 및 휘도 신호를 저장하며, 저장한 R, G, B 및 휘도 신호는 R, G, B 또는 휘도 신호 처리부가 발생하는 수평 동기신호, 수직 동기신호 및 클럭신호에 따라 출력하는 것으로서 R, G, B 및 휘도 신호를 손실� ��이 없이 모두 메모리에 저장하고, 출력하여 깨끗한 영상을 얻을 수 있다.

公开(公告)号：KR100255861B1

公开(公告)日：2000-05-01

申请号：KR1019970044875

申请日：1997-08-30

Applicant: 삼성전자주식회사

Inventor： 강지훈 ,  오학서 ,  하문수

IPC: H04N5/262

Abstract: PURPOSE: A method and apparatus for processing an input and output image using a plurality of look-up tables is provided to perform a plurality of processes different thereto in real time with respect to various areas of an inputted image. CONSTITUTION: A plurality of look-up tables(23) process an inputted image by different data, respectively. The number of look-up tables(23) is 2n(n=1,2,...) which is total storing cell number of a frame memory(24). The look-up tables(23) have each inherent number, and the numbers are stored in an intermediate memory(25). The intermediate memory(25) has a two dimensions storing area the size thereof is the same as the size of the frame memory(24), and stores n-bit data per each storing cell. The intermediate memory(25) stores look-up table number information of total 2n number for selecting minimum one look-up table out of the plurality of look-up tables(23) in accordance with the inputted image by information with respect to a using of a look-up table to each pixel of inputted image. If an image obtained by photographing an object by a camera(21) is inputted, the image is converted into a digital image by an analogue/digital converter(22).

Abstract translation: 目的：提供使用多个查找表来处理输入和输出图像的方法和装置，用于相对于输入图像的各个区域实时执行与其不同的多个处理。 构成：多个查找表（23）分别通过不同的数据处理输入的图像。 查找表（23）的数目是2n（n = 1,2，...），它是帧存储器（24）的总存储单元号。 查找表（23）具有每个固有数字，并且数字被存储在中间存储器（25）中。 中间存储器（25）具有其大小与帧存储器（24）的大小相同的二维存储区域，并且存储每个存储单元的n位数据。 中间存储器（25）根据输入的图像，根据关于使用的信息的信息，存储从多个查找表（23）中选择最小一个查找表的2n个号码的查找表号信息 对于输入图像的每个像素的查找表。 如果通过照相机（21）拍摄对象而获得的图像被输入，则通过模拟/数字转换器（22）将图像转换成数字图像。

公开(公告)号：KR100187206B1

公开(公告)日：1999-05-15

申请号：KR1019920015056

申请日：1992-08-21

Applicant: 삼성전자주식회사

Inventor： 오학서

IPC: G06F3/14

Abstract: 본 발명은 검사조정제어기의 멀티포인트(검사조정대상으로부터 출력되는 다수의 조정하고자 하는 조정 포인트)를 동시에 조정하는 검사조정제어기의 멀티포인트 조정장치 및 그 조정방법에 관한 것으로써, 조정하여야 할 검사조정대상의 전압 및 주파수등의 데이타를 입력받아 그 데이타의 현재값을 측정하는 계측기와, 상기 계측기의 상태를 제어하는 인터페이스부와 상기 인터페이스부로부터 출력되는 검사조정대상의 전압 및 주파수등의 현재값을 입력받아 미리 설정되어 있는 목표값과 비교하여 그 차이에 따른 오차 및 위치 데이타를 계산하는 중앙처리장치와, 상기 중앙처리장치에서 계산된 위치 데이타를 입력받아 모터의 조정 비트를 목표위치로 이동시키는 위치제어기와, 상기 위치제어기에서 출력된 조정 명령에 따라 상기 모터를 구동시� ��는 모터구동부로 이루어진 것을 특징으로 한다.

公开(公告)号：KR1019990021339A

公开(公告)日：1999-03-25

申请号：KR1019970044875

申请日：1997-08-30

Applicant: 삼성전자주식회사

Inventor： 강지훈 ,  오학서 ,  하문수

IPC: H04N5/262

Abstract: 각종 화상처리에 이용될 수 있는 입력 및 출력화상의 처리방법과 장치에 관한 것으로, 피사체를 촬상하는 카메라(21), 입력되는 화상에 대해 각기 다른 데이터로 처리하여 출력하는 복수의 룩업테이블(23), 복수의 룩업테이블을 선택하기 위한 정보를 저장하는 중간메모리(25), 선택된 룩업테이블에 의한 출력값을 저장하는 프레임메모리(24)로 구성한 장치를 사용하여, 입력화상에 대하여 처리할 화상영역에 맞는 복수의 룩업테이블중 적어도 하나를 선택, 그 화상영역을 목적에 맞게 처리한다. 이것은 화상의 실시간 처리를 위해 사용되는 룩업테이블을 복수 이용함으로써 하나의 화상에 여러 가지 이질적인 데이터가 분포된 경우의 다중화상처리를 가능하게 한다.

公开(公告)号：KR200130259Y1

公开(公告)日：1998-12-15

申请号：KR2019930009351

申请日：1993-05-31

Applicant: 삼성전자주식회사

Inventor： 오학서

IPC: G06F1/00

Abstract: 본 고안은 고속의 화상처리를 위한 멀티 프로세싱 시스템에 관한 것으로, 하나의 호스트에 의해 획일적인 운영이 이루어지도록 하면서 최대 9개까지의 DSP를 사용하되, 하나는 영상표시 및 각종상태 제어를 위해 사용하는 동시에 다른 8개까지의 DSP는 화면의 일부분씩을 분담하거나 하나씩의 화면을 각각 독립적으로 분할 처리하도록 함으로써 시스템의 처리속도가 향상되어 입력영상에 대한 실시간 처리가 가능해 지도록 한 것이다.

公开(公告)号：KR100152292B1

公开(公告)日：1998-10-15

申请号：KR1019930011686

申请日：1993-06-25

Applicant: 삼성전자주식회사

Inventor： 오학서

IPC: G06F13/00

Abstract: 본 발명은 화상처리 시스템에서 중앙처리장치간에 화상데이타 전송을 고속으로 전송할 수 있도록 한 화상처리시스템에 관한 것으로, 본 발명은 화상처리시스템에서, 입력되는 아날로그신호를 디지털 로 변환한 후, 화면단위로 저장하고 저장된 데이터를 화상처리한 후 화면에 아날로그 변환 출력하는 프레임그래버 와 화상데이타를 처리하는 화상처리용 중앙 처리장치 간에 상기 프레임그래버에서 변환 출력되는 아날로그신호를 모니터로 전송하는 제 1 비젼버스와, 상기 화상처리용 중앙처리장치에서 처리된 결과를 다른 화상처리용 중앙처리장치에 직접 억세스하는 제 2 비젼버스로 화상데이터를 전송하도록 구성한 것을 특징으로 한다.

公开(公告)号：KR1019970005618B1

公开(公告)日：1997-04-18

申请号：KR1019890016104

申请日：1989-11-07

Applicant: 삼성전자주식회사

Inventor： 오학서

IPC: B25J13/00

Abstract: Through the output terminal of the bus transceiver(Q4), an interrupt signal is generated. The interrupt signal is inputted to the programmable peripheral interface circuit and at the same time inputted to the inverter(N1) and is inverse. When an inversion signal is fed to the interrupt terminal of the microprocessor, the microprocessor performs the interrupt routine. the programmable peripheral interface circuit which receives an output interrupt signal of the bus transceiver, generates a data transmission control signal. Consequently the command data outputted from the programmable peripheral interface circuit is inputted to the microprocessor.

Abstract translation: 通过总线收发器（Q4）的输出端产生中断信号。 中断信号被输入到可编程外设接口电路，同时输入到逆变器（N1）并反相。 当反相信号馈送到微处理器的中断端时，微处理器执行中断程序。 接收总线收发器的输出中断信号的可编程外设接口电路产生数据传输控制信号。 因此，从可编程外设接口电路输出的指令数据被输入到微处理器。