公开(公告)号：KR100190031B1

公开(公告)日：1999-06-01

申请号：KR1019960008541

申请日：1996-03-27

Applicant: 삼성전자주식회사

Inventor： 정규철 ,  조강식

IPC: H01L21/8244 ,  H01L27/11

Abstract: 복수의 박막 트랜지스터를 적층하여 서로 병렬 연결되도록 부하 소자부를 형성함으로써 부하 소자부의 온 전류를 증가시킬 수 있는 SRAM 장치 및 그 제조방법이 개시되었다. 본 발명은 2개의 전송 트랜지스터, 2개의 구동 트랜지스터, 및 2개의 부하 소자부로 구성된 메모리 셀을 구비하는 스태틱 랜덤 억세스 메모리(SRAM) 장치에 있어서, 상기 각각의 부하 소자부는 서로 병렬 연결된 2개의 박막 트랜지스터를 구비하는 것을 특징으로 하는 스태틱 랜덤 억세스 메모리 장치를 제공한다. 본 발명에 의하면, 복수의 박막 트랜지스터를 적층하여 서로 병렬 연결되도록 함으로써 SRAM 장치의 메모리 셀 내에서 부하 소자부가 차지하는 면적을 증가시키기 않고 부하 소자부의 온 전류를 증가시킬 수 있다.

公开(公告)号：KR1019970067594A

公开(公告)日：1997-10-13

申请号：KR1019960008541

申请日：1996-03-27

Applicant: 삼성전자주식회사

Inventor： 정규철 ,  조강식

IPC: H01L21/8244 ,  H01L27/11

Abstract: 복수의 박막 트랜지스터를 적층하여 서로 병렬 연결되도록 부하소자부를 형성함으로써 부하 소자부의 온 전류를 증가 시킬 수 있는 SRAM 장치 및 그 제조 방법이 개시되었다. 본 발명은 2개의 전송 트랜지스터, 2개의 구동 트랜지스터, 및 2개의 부하 소자부로 구성된 메모리 셀을 구비하는 스택틱 랜덤 억세스 메모리(SRAM)장치에 있어서, 상기 각각의 부하 소자부를 서로 병렬 연결된 2개의 박막 트랜지스터를 구비하는 것을 특징으로 하는 스태틱 랜덤 억세스 메모리 장치를 제공한다. 본 발명에 의하면, 복수의 박막 트랜지스터를 적층하여 서로 병렬 연결되도록 함으로써 SRAM 장치의 메모리 셀 내에서 부하 소자부가 차지하는 면적을 증가시키지 않고 부하 소자부의 온 전류를 증가시킬 수 있다.