公开(公告)号：KR101631309B1

公开(公告)日：2016-06-16

申请号：KR1020150068385

申请日：2015-05-15

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  하재명

IPC: H04N19/119 ,  H04N19/50 ,  H04N19/137 ,  H04N19/176 ,  H04N19/463

Abstract: 본발명의일 실시예에따른 HEVC의고속처리를위한부호화장치는현재깊이의 CU(Coding Unit) 블록, 및상기현재깊이의 CU 블록으로부터분할된, 다음깊이의복수의서브 CU 블록각각에대한픽셀정보에기초하여최적깊이의 CU 블록을결정하는결정부; 상기최적깊이의 CU 블록에대해서 PU(Prediction Unit) 단위의예측을수행하여, 상기최적깊이의 CU 블록에대한복원블록을획득하는예측부; 및상기복원블록과상기최적깊이의 CU 블록간의픽셀차분값을 TU(Transform Unit) 단위로변환하여부호화하는변환부를포함한다.

Abstract translation: 本发明涉及一种用于HEVC的高速处理的编码装置和方法，其通过使用主CU的像素信息（像素平均值，像素方差值等）来确定最佳编码单元（CU） 块和子CU块，并且仅对所确定的CU执行预测，从而减少预测的性能数量，从而减少运动估计的计算量。 根据本发明实施例的用于HEVC的高速处理的编码装置包括：确定单元，其基于当前深度处的CU块的像素信息确定最佳深度处的CU块，以及关于多个 在随后的深度处与当前深度处的CU块分离的子CU块; 对于在最佳深度的CU块执行基于每预测单元（PU）的预测的预测单元，并获取最佳深度的CU块的恢复块; 以及转换单元，其基于每变换单位（TU），在恢复块和CU块之间的最佳深度处转换和编码像素差值。

公开(公告)号：KR101541077B1

公开(公告)日：2015-07-31

申请号：KR1020140041125

申请日：2014-04-07

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  정호선

IPC: H04N19/87

CPC classification number: H04N19/87

Abstract: 본발명의일 실시예에따른텍스쳐기반블록분할을이용한프레임보간장치는현재프레임의매크로블록내 텍스쳐정보의차이에기초하여매크로블록의분할선을결정하고, 결정된분할선을이용하여매크로블록을복수의서브블록으로분할하는매크로블록분할부; 분할된서브블록들중 처리중인서브블록에대해, 처리중인서브블록을포함하는매크로블록과인접한매크로블록에대응되는적어도하나의움직임벡터를이용하여, 처리중인서브블록의움직임벡터를추정하는움직임벡터추정부; 및추정된움직임벡터, 현재프레임, 및현재프레임의이전프레임을이용하여보간프레임을생성하는보간프레임생성부를포함한다.

Abstract translation: 根据本发明的实施例，使用基于纹理的块划分的帧内插装置包括：宏块分割单元，其基于当前帧的宏块中的纹理信息差确定宏块上的划分线;以及 使用分割线将宏块划分成多个子块; 运动矢量估计单元，其使用与包括正被处理的子块的宏块对应的一个或多个运动矢量，以及另一个相邻的宏块来估计正被处理的子块的运动矢量; 以及使用所估计的运动矢量，当前帧和当前帧的前一帧来生成内插帧的内插帧生成单元。

公开(公告)号：KR101340459B1

公开(公告)日：2013-12-11

申请号：KR1020110109404

申请日：2011-10-25

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김성대

IPC: G06F9/46 ,  G06F9/44

Abstract: 본 발명은 디지털 신호 처리 시스템에 관한 것으로, 특히 프로그램 가능한 프로세서에서 다중 루프를 구현하는 시스템 및 실행 방법에 관한 것이다. 다중루프를 포함하는 프로세스에서 루프 탈출을 처리하기 위한 하드웨어 가속장치에 있어서, 루프에 대한 탈출 조건을 저장하는 탈출조건 저장부와 루프 탈출 조건의 판단을 위한 탈출여부 판단부, 루프를 구분하기 위한 루프 식별자(Tag) 저장부, 및 탈출 결정된 루프의 정보를 초기화하는 루프 초기화 장치를 포함하는 것을 특징으로 한다. 비교대상 값의 갱신을 확인한 후 레지스터에 저장된 비교대상 값과 탈출 조건 저장부에 저장된 루프탈출조건을 비교하여 탈출 여부를 결정한다. 루프 탈출이 결정되면 루프 조건 초기화 장치를 통해 해당 루프의 조건들을 초기화한 후 다음 실행 명령어로 초기화되는 루프의 종료 주소 이 후 명령어를 수행하게 된다. 본 발명에 따르면 루프 탈출을 추가적인 명령어 및 사이클 소모 없이 하드웨어적으로 처리하여 프로세서의 처리량 향상을 기대할 수 있다.

公开(公告)号：KR101323863B1

公开(公告)日：2013-10-31

申请号：KR1020110112897

申请日：2011-11-01

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  방호일

IPC: H04N19/43

CPC classification number: G06T9/00 ,  H04N19/105 ,  H04N19/119 ,  H04N19/154 ,  H04N19/176 ,  H04N19/436 ,  H04N19/56

Abstract: 움직임 추정 방법 및 움직임 추정 장치가 개시된다. 상기 움직임 추정 장치는 제 1 시작위치 정보 및 마스크 방식을 이용한 탐색위치 정보들이 저장되는 제 1 레지스터, 제 2 시작위치 정보 및 상기 제 2 시작위치로부터의 거리정보들이 저장되는 제 2 레지스터, 명령어를 수신하고, 상기 수신된 명령어에 따라 상기 제 1 레지스터의 정보들 또는 상기 제 2 레지스터의 정보들을 참조하여 쉬프트 인에이블신호, 선택신호 및 PEG 인에이블신호를 생성하는 제어부, 상기 쉬프트 인에이블신호에 응답하여 기준프레임의 탐색영역 내의 기준데이터를 쉬프트하여 출력하거나 상기 수신된 기준데이터를 그대로 출력하는 쉬프트부, 상기 선택신호에 응답하여 상기 쉬프트부의 출력 데이터 중 일부를 선택하여 출력하거나 전부를 출력하는 선택부, 현재프레임의 현재데이터를 수신하고, 상기 PEG 인에이블신호에 응답하여 상기 현재데이터와 상기 선택부의 출력 데이터를 병렬적으로 연산하는 복수의 PEG(Process Element Group)들을 포함하는 PE(Process Element) 어레이 및 상기 복수의 연산 결과들을 서로 비교하여 각각의 위치에서의 최적 연산값과 움직임벡터를 출력하는 비교부를 포함할 수 있다.

公开(公告)号：KR1020120119719A

公开(公告)日：2012-10-31

申请号：KR1020110037862

申请日：2011-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김은지

IPC: H04L27/26

CPC classification number: H04L27/265

Abstract: PURPOSE: A FTT(Fast Fourier Transform) apparatus using a MRMDC(Mixed-Radix Multi-Path Delay Commutator) architecture for an OFDM(Orthogonal Frequency Division Multiplexing) system is provided to reduce the number of butterfly calculators by using a Radix-2 or Radix-4 algorithm. CONSTITUTION: A switch(111) divides a plurality of data rows inputted in a first stage into 4 different data paths and outputs the divided plurality of data rows. A Radix-2/4 butterfly unit(113) performs butterfly calculation according to Radix-2 algorithm or a Radix-4 algorithm based on 4 data rows. Multiplexers(115a,115b) select the Radix-2 algorithm or the Radix-4 algorithm. A commutator(116) divides 4 data rows outputted from the Radix-2/4 butterfly unit at a second stage into different 8 data paths for the butterfly operation and outputs the divided 4 data rows.

Abstract translation: 目的：提供一种使用用于OFDM（正交频分复用）系统的MRMDC（混合多路径延迟换向器）架构的FTT（快速傅立叶变换）装置，以通过使用基数-2或 基数4算法。 构成：开关（111）将在第一级输入的多个数据行分成4个不同的数据路径，并输出分割的多个数据行。 基数-2 / 4蝶形单元（113）根据基数2算法或基于4个数据行的基数-4算法进行蝴蝶计算。 多路复用器（115a，115b）选择基数2算法或基数-4算法。 换向器（116）将第二级的Radix-2/4蝶形单元输出的4条数据行分成用于蝶形运算的不同的8条数据路径，并输出划分的4条数据行。

公开(公告)号：KR101184571B1

公开(公告)日：2012-09-21

申请号：KR1020100085386

申请日：2010-09-01

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  신왕호

IPC: H04N19/523

Abstract: 본 발명에 따른 움직임 추정 방법은, 정화소 움직임 추정을 통하여 매크로 블록을 복수 개의 서브 블록들로 분할하는 단계; 및 상기 복수 개의 서브 블록에 대하여 부화소 보간을 수행하되, 상기 분할된 복수 개의 서브 블록을 하나의 매크로 블록으로 결합한 다음 부화소 보간을 수행하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 부화소 움직임 추정에서 성능의 열화를 방지하면서도 연산량을 감소시킬 수 있는 효과가 있다.

公开(公告)号：KR101096619B1

公开(公告)日：2011-12-21

申请号：KR1020090078783

申请日：2009-08-25

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김성대

IPC: H04N19/137 ,  H04N19/51

Abstract: 데이터 인코딩, 디코딩 방법 및 그 장치가 개시된다. 본 데이터 인코딩 방법은, 현재 블록과 예측 블록의 차에 해당하는 잔여 데이터를 생성하는 단계, 잔여 데이터를 변환 및 양자화하여 현재 블록에 대한 잔여 변환 계수를 생성하는 단계, 이전 블록 중 현재 블록에 대한 잔여 변환 계수와 가장 유사한 블록을 이용하여 서브 잔여 데이터를 예측하는 단계 및 서브 잔여 데이터를 엔트로피 부호화하는 단계를 포함한다. 그리하여 이미 생성된 잔여 데이터를 이용하여 추가적인 서브 잔여 데이터를 압축하기 때문에 부가적인 연산을 최소한도로 줄이면서 전송해야 할 데이터의 양을 줄여 압축 효율을 개선시킬 수 있다.
인코딩, 디코딩, 잔여 데이터

公开(公告)号：KR1020090093112A

公开(公告)日：2009-09-02

申请号：KR1020080018454

申请日：2008-02-28

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김성대

IPC: H04N19/573 ,  H04N19/43

CPC classification number: H04N19/573 ,  H04N19/105

Abstract: A multi-reference motion estimating/calculating method used for a high-performance multimedia codec using reference frame selection is provided to reduce the amount of calculation required when estimating the motion by varying the location of a point which is used for the reference frame selection based on the previously calculated motion vector. The reference frame selection operation for the number of N available reference frames is performed(S100). According to the optimal reference frame modes, reference frames are selected and the comparing operation is performed(S110). If the selected reference frames coincide with each other in all, a single reference motion estimation/calculation is performed with respect to each block size(S120). If the selected reference frames coincide with each other in only N-1 modes, the motion estimation/calculation is performed with respect to N-1 reference frames(S130).

Abstract translation: 提供了用于使用参考帧选择的高性能多媒体编解码器的多参​​考运动估计/计算方法，以通过改变用于参考帧选择的点的位置来估计运动估计所需的计算量 对先前计算的运动矢量。 执行N个可用参考帧的参考帧选择操作（S100）。 根据最佳参考帧模式，选择参考帧并执行比较操作（S110）。 如果所选择的参考帧完全一致，则针对每个块大小执行单个参考运动估计/计算（S120）。 如果选择的参考帧仅在N-1个模式中彼此一致，则对于N-1个参考帧执行运动估计/计算（S130）。

公开(公告)号：KR100907547B1

公开(公告)日：2009-07-14

申请号：KR1020070027845

申请日：2007-03-21

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  백재현

IPC: H03M13/00

Abstract: 본 발명은 디지털 통신 및 디지털 데이터 저장 시스템의 채널에서 발생하는 오류 검출과 정정을 위해 널리 사용되고 있는 리드 솔로몬(Reed-Solomon, 이하 RS라 함) 복호기의 핵심 연산부인 수정 유클리드 알고리즘의 연산회로 및 연산방법에 관한 것으로, 종래의 고속 수정 유클리드 알고리즘에 비해 하드웨어 구조가 단순하면서도 고속 동작이 가능하게 간략화되고 차수 연산이 필요 없는 새로운 수정 유클리드(S-DCME) 알고리즘 및 그 연산회로를 제공한다.
리드 솔로몬 복호기, 수정 유클리드 알고리즘

Abstract translation: 提供了用于处理里德 - 所罗门解码器中的S-DCME（简化度无计算修改的欧几里德）算法的方法和电路，以通过从算法处理器电路中移除多路复用器来简化电路结构来缩短最大传输延迟路径。 来自最上面的单元的输出被输入到最下面的单元，使得各个下面的单元被重复使用。 高速欧几里得算法处理电路的较低单元包括（2t-1）较高基本单元和（t + 1）较低基本单元。 欧几里德算法处理电路的失败单元包括3t基本单元。 当2输入多路复用器的选择信号为零时，上部单元输出先前单元的输出，并且当选择信号为1时输出初始值。 较低单元使用2输入多路复用器的选择信号作为寄存器的复位信号。

公开(公告)号：KR1020080091651A

公开(公告)日：2008-10-14

申请号：KR1020070034776

申请日：2007-04-09

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  현충진

IPC: H04N19/156 ,  H04N19/43 ,  H04N19/51

CPC classification number: H04N19/51 ,  H04N19/176 ,  H04N19/433

Abstract: A motion estimation method and circuit used for various multimedia CODECs are provided to perform motion estimation which requires a large quantity of computations to reduce the quantity of computations and power consumption used for the multimedia CODECs. A circuit for executing motion estimation includes 144 8-bit registers(110), a distributor(120), SAD(Sum of Absolute Difference) calculating units(130,140,150,160), a first switching block(170), buffers(180,190,200,210), a second switching block(220), and SAD comparators(230,240,250,260). The 8-bit registers store pixel data corresponding to four rows in 36 by 36 search regions. The distributor combines data values from a register which stores data of each row of the current block and data of the search regions. The SAD calculating units obtain a difference between pixel data of the current block and pixel data of the search regions. The first switching block sequentially stores SAD values output from the SAD calculating units. The buffers store SAD values received from the first switching block. The second switching block feeds back the SAD values to obtain SAD values of 4 by 4 blocks or sequentially outputs SAD values of finally accomplished 4 by 4 blocks. The SAD comparators sequentially compare the SAD values of the 4 by 4 blocks and output the position and SAD value of a block having the smallest SAD value.

Abstract translation: 提供了用于各种多媒体编解码器的运动估计方法和电路，以执行需要大量计算以减少用于多媒体编解码器的计算量和功耗的运动估计。 用于执行运动估计的电路包括144个8位寄存器（110），分配器（120），SAD（绝对差值和）计算单元（130,140,​​150,160），第一切换块（170），缓冲器（180,190,200,210），第二 开关块（220）和SAD比较器（230,240,250,260）。 8位寄存器存储36个36个搜索区域中与4行对应的像素数据。 分配器组合来自存储当前块的每一行的数据的寄存器和搜索区域的数据的数据值。 SAD计算单元获得当前块的像素数据和搜索区域的像素数据之间的差异。 第一切换块顺序地存储从SAD计算单元输出的SAD值。 缓冲器存储从第一切换块接收的SAD值。 第二切换块反馈SAD值以获得4×4块的SAD值，或顺序地输出最终完成的4×4块的SAD值。 SAD比较器顺序地比较4×4块的SAD值，并输出具有最小SAD值的块的位置和SAD值。