-
公开(公告)号：WO2013065977A1
公开(公告)日：2013-05-10
申请号：PCT/KR2012/008575
申请日：2012-10-19
Applicant: 아주대학교산학협력단
IPC: H04N7/32
CPC classification number: G06T9/00 , H04N19/105 , H04N19/119 , H04N19/154 , H04N19/176 , H04N19/436 , H04N19/56
Abstract: 움직임 추정 방법 및 움직임 추정 장치가 개시된다. 상기 움직임 추정 장치는 제 1 시작위치 정보 및 마스크 방식을 이용한 탐색위치 정보들이 저장되는 제 1 레지스터, 제 2 시작위치 정보 및 상기 제 2 시작위치로부터의 거리정보들이 저장되는 제 2 레지스터, 명령어를 수신하고, 상기 수신된 명령어에 따라 상기 제 1 레지스터의 정보들 또는 상기 제 2 레지스터의 정보들을 참조하여 쉬프트 인에이블신호, 선택신호 및 PEG 인에이블신호를 생성하는 제어부, 상기 쉬프트 인에이블신호에 응답하여 기준프레임의 탐색영역 내의 기준데이터를 쉬프트하여 출력하거나 상기 수신된 기준데이터를 그대로 출력하는 쉬프트부, 상기 선택신호에 응답하여 상기 쉬프트부의 출력 데이터 중 일부를 선택하여 출력하거나 전부를 출력하는 선택부, 현재프레임의 현재데이터를 수신하고, 상기 PEG 인에이블신호에 응답하여 상기 현재데이터와 상기 선택부의 출력 데이터를 병렬적으로 연산하는 복수의 PEG(Process Element Group)들을 포함하는 PE(Process Element) 어레이 및 상기 복수의 연산 결과들을 서로 비교하여 각각의 위치에서의 최적 연산값과 움직임벡터를 출력하는 비교부를 포함할 수 있다.
Abstract translation: 本发明涉及一种估计运动的方法和装置。 用于估计运动的装置可以包括：使用掩模方案存储第一起始位置信息和搜索位置信息的第一寄存器; 第二寄存器，用于从第二起始位置存储第二起始位置信息和距离信息; 控制器，根据接收到的命令，基于第一寄存器中的信息或第二寄存器中的信息，接收命令并产生移位使能信号，选择信号和处理单元组（PEG）使能信号 ; 移位单元，用于响应于所述移位使能信号而在参考帧的搜索区域中移位以输出参考数据，或者不改变地输出所接收的参考数据; 选择单元，用于选择输出从移位单元输出的数据的一部分，或者输出整个数据; 处理元件（PE）阵列，用于接收当前帧上的当前数据，并且包括用于与当前数据并行操作的多个PEG，并且响应于所述PEG使能信号从所述选择单元输出数据; 以及比较器，用于将多个操作结果彼此进行比较，并且在每个位置输出最佳操作值和运动矢量。
-
-
公开(公告)号：KR1020130048017A
公开(公告)日：2013-05-09
申请号：KR1020110112897
申请日：2011-11-01
Applicant: 아주대학교산학협력단
IPC: H04N19/43
CPC classification number: G06T9/00 , H04N19/105 , H04N19/119 , H04N19/154 , H04N19/176 , H04N19/436 , H04N19/56
Abstract: PURPOSE: A motion estimating method and a motion estimating device thereof are provided to efficiently perform an operation according to an exploration pattern by processing a plurality of blocks in parallel according to the exploration mode. CONSTITUTION: A control unit(250) generates a shift enable signal, a selection signal, and a PEG(Process Element Group) enable signal by referring to the information of the first and second registers(230,240) according to a received command. A shift unit(260) outputs or shifts the reference data in an exploration area of a reference frame or outputs the reference data. A selecting unit(270) selectively outputs a part of the output data of the shift unit or outputs the entire data. A PE(Process Element) array(280) calculates the output data and current data in response to the PEG enable signal. [Reference numerals] (210) Reference data buffer; (220) Current data buffer; (230) First register; (240) Second register; (250) Control unit; (260) Shift unit; (270) Selecting unit; (280) PE array; (290) Comparing unit
Abstract translation: 目的：提供一种运动估计方法及其运动估计装置，以根据探索模式并行处理多个块来有效地执行根据探测模式的操作。 构成：控制单元（250）根据接收到的命令参照第一和第二寄存器（230,240）的信息生成移位使能信号，选择信号和PEG（过程元件组）使能信号。 移位单元（260）输出或移动参考帧的探测区域中的参考数据或输出参考数据。 选择单元（270）选择性地输出移位单元的输出数据的一部分或输出整个数据。 PE（过程元件）阵列（280）响应于PEG使能信号计算输出数据和当前数据。 （附图标记）（210）参考数据缓冲器; （220）当前数据缓冲区; （230）首次登记; （240）第二个登记册; （250）控制单元; （260）换档单元; （270）选择单位; （280）PE阵列; （290）比较单位
-
公开(公告)号：KR1020110021157A
公开(公告)日：2011-03-04
申请号：KR1020090078783
申请日：2009-08-25
Applicant: 아주대학교산학협력단
IPC: H04N19/137 , H04N19/51
CPC classification number: H04N19/137 , H04N19/124 , H04N19/91
Abstract: PURPOSE: A method for encoding/decoding data and an apparatus thereof are provided to compress additional sub-residual data by using residual data which are generated in advance. CONSTITUTION: The residual data corresponding to the difference between a current block and a prediction block are generated(S310). Residual transform coefficients are generated by converting and quantizing the residual data(S320). The block most similar to the residual conversion coefficient for the previous block among previous blocks is used to predict sub residual data(S350). The entropy encoding for the sub residual data is performed(S360).
Abstract translation: 目的：提供用于对数据进行编码/解码的方法及其装置，以通过使用预先生成的残差数据来压缩附加的子残差数据。 构成：生成与当前块与预测块的差分对应的残差数据（S310）。 通过转换和量化剩余数据来生成残差变换系数（S320）。 使用与先前块中的先前块的残差转换系数最相似的块来预测子残差数据（S350）。 执行子残差数据的熵编码（S360）。
-
公开(公告)号：KR100648178B1
公开(公告)日：2006-11-24
申请号：KR1020040034128
申请日：2004-05-14
Applicant: 아주대학교산학협력단
IPC: H03M7/00
CPC classification number: G06F7/764 , H03M13/235 , H03M13/27 , H03M13/6362 , H03M13/6569
Abstract: 본 발명은 적은 하드웨어 복잡도를 가지면서 시프트와 모듈로-2 덧셈의 반복적인 연산과 비트 삽입 및 추출과 같은 단위 연산을 빠르게 수행함으로써 통신 시스템에 있어 이와 같은 단위연산과 연관된 동작의 속도를 향상시킬 수 있는 해주는 비트조작 연산회로 및 방법에 관한 것으로, 상기 비트조작 연산회로는 연산대상 데이터를 임시 저장하기 위한 레지스터 뱅크를 구비하는 프로그래머블 프로세서에서 시프트 및 모듈로-2 덧셈을 기반으로 한 데이터 부호화와 비트 추출 및 삽입을 수행하기에 적합한 것이다. 비트조작 연산회로에 있어서, 시프트 덧셈 어레이는 상기 연산대상 데이터를 받아들이고, 연산대상 데이터로부터 1 비트 내지 연산대상 데이터의 비트길이만큼 시프트된 복수의 시프트 데이터를 발생하여, 연산대상 데이터와 복수의 시프트 데이터 중 적어도 일부를 병렬로 모듈로-2 덧셈하고, 연산 결과를 레지스터 뱅크에 저장한다. 비트 추출/삽입기는 연산대상 데이터를 받아들이고, 연산대상 데이터에서 복수의 비트들을 추출하며 각 추출된 비트를 연산완료 데이터의 소정의 비트 위치에 삽입함으로써 상기 연산완료 데이터를 생성하여 레지스터 뱅크에 저장한다.
프로그래머블 프로세서, 비트조작 연산기 및 방법-
Patent Agency Ranking
公开(公告)号：KR1020040041459A
公开(公告)日：2004-05-17
申请号：KR1020020069823
申请日：2002-11-11
Applicant: 아주대학교산학협력단
CPC classification number: H04J13/12 , H04B1/707 , H04J13/0022 , H04J13/0044 , H04J13/0048
Abstract: PURPOSE: A spreading and modulating device is provided to achieve improved efficiency of use of hardware and allow for ease of reconfiguration of system by permitting the device to perform spreading and modulation functions of a wide variety of CDMA standards. CONSTITUTION: A spreading and modulating device comprises a common Walsh and OVSF(orthogonal variable spreading factor) code generator(22) for generating Walshes and OVSF codes in accordance with CDMA standards; a pseudo noise code generator(24) for generating pseudo noise codes in accordance with CDMA standards same as those of the common Walsh and OVSF code generator; and a circuit unit including a plurality of multiplexers, multipliers, and adders(44 to 46) for selecting input value and calculated value in accordance with CDMA standards and generating simple and plural scrambling codes.
Abstract translation: 目的：提供一种扩展和调制设备，以实现提高硬件使用效率，并允许通过允许设备执行各种CDMA标准的扩展和调制功能来简化系统的重新配置。 构成：扩展调制装置包括用于根据CDMA标准产生沃尔什和OVSF码的公共沃尔什和OVSF（正交可变扩展因子）码发生器（22）; 伪噪声码发生器（24），用于根据与普通沃尔什和OVSF码发生器相同的CDMA标准产生伪噪声码; 以及包括多个多路复用器，乘法器和加法器（44至46）的电路单元，用于根据CDMA标准选择输入值和计算值，并产生简单和多个扰码。
-
-
公开(公告)号：KR101621358B1
公开(公告)日：2016-05-17
申请号：KR1020150053862
申请日：2015-04-16
Applicant: 아주대학교산학협력단
IPC: H04N19/103 , H04N19/59 , H04N19/50 , H04N19/147 , H04N19/176
CPC classification number: H04N19/11 , H04N19/147 , H04N19/593
Abstract: 본발명의일 실시예에따른 HEVC 부호화장치는화면내 예측모드중에서최적의모드가존재하는영역을대표하는복수의대표모드를후보군으로선택하되, 상기후보군으로부터선택되는복수의최소모드를이용하여상기후보군을갱신하는후보군갱신부; 및상기갱신된후보군으로부터선택되는복수의최소모드중 어느하나를최적모드로선별하는최적모드선별부를포함한다.
Abstract translation: 根据本发明的实施例，HEVC编码装置包括：候选更新单元，其选择表示帧内预测模式之间的最佳模式的区域的多个代表模式作为候选，并且使用 从候选者中选出的多个最小模式; 以及最优模式选择单元，其选择从更新的候选中选择的最小模式之一作为最佳模式。 根据本发明，能够降低编码器的计算复杂度。
-
公开(公告)号：KR101299196B1
公开(公告)日：2013-08-27
申请号：KR1020110094876
申请日：2011-09-20
Applicant: 아주대학교산학협력단
IPC: H04N7/01 , H04N19/587
Abstract: 본 발명에 의한 동영상 신호의 프레임율을 증가 변환하기 위한 장치 및 그 방법이 개시된다.
본 발명에 따른 동영상 신호의 프레임율을 증가 변환하기 위한 장치는 정방향 움직임 벡터 필드와 역방향 움직임 벡터 필드에 대하여 처리하고자 하는 블록의 예상 움직임 벡터를 구하고, 그 구한 예상 움직임 벡터를 이용하여 상기 정방향 움직임 벡터 필드와 상기 역방향 움직임 벡터 필드 각각에 대한 평탄화를 수행하여 평탄화된 정방향 움직임 벡터와 평탄화된 역방향 움직임 벡터를 구하는 평탄화 수행부; 상기 평탄화된 정방향 움직임 벡터와 상기 평탄화된 역방향 움직임 벡터에 대한 영상 보간을 각각 수행하여 정방향 보간 프레임과 역방향 보간 프레임을 생성하는 보간 수행부; 상기 정방향 보간 프레임과 상기 역방향 보간 프레임을 조합하는 프레임 조합부; 및 인트라 예측을 이용하여 조합된 하나의 보간 프레임에 대한 홀 보간을 수행하는 홀보간 수행부를 포함한다.
이를 통해, 본 발명은 효율적으로 아웃라이어(outlier)를 제외시킬 수 있고, 중첩영역에 의해 발생되는 블록화를 완화시킬 수 있으며, 물체의 경계나 특정 패턴이 있는 영역에서도 부드러운 보간을 수행할 수 있다.-
公开(公告)号：KR1020120119939A
公开(公告)日：2012-11-01
申请号：KR1020110037861
申请日：2011-04-22
Applicant: 아주대학교산학협력단
IPC: H04L27/26
CPC classification number: H04L27/265
Abstract: PURPOSE: A fast fourier transform apparatus using a MRMDC(Mixed-Radix Multi-Path Delay Commutator) structure for an OFDM(Orthogonal Frequency Division Multiplexing) system is provided to input calculated results into a second stage through a switch by forming a butterfly calculation part having one radix-2/4 butterfly structure. CONSTITUTION: A switch(111) separately outputs a plurality of data rows inputted into a first stage to 8 different data paths. Two radix-4 butterflies(113) performs butterfly calculation according to an Radix-4 algorithm based on 8 data rows which are inputted from 8 data paths. Multiplexers(116a-116d) selectively output one data row among data rows which are inputted into two data paths. A complex multiplier(117) respectively multiplies different twiddle factors with each data row and outputs the results. A switch(118) separately outputs twelve data rows to twelve different data paths.
Abstract translation: 目的：提供一种使用用于OFDM（正交频分复用）系统的MRMDC（混合多路径延迟换向器）结构的快速傅里叶变换装置，用于通过形成蝴蝶计算部分通过开关将计算结果输入第二阶段 有一个radix-2/4蝴蝶结构。 构成：开关（111）将输入到第一级的多个数据行分别输出到8个不同的数据路径。 基于从8个数据路径输入的8个数据行，根基4算法执行蝴蝶计算。 多路复用器（116a-116d）选择性地输出输入到两个数据路径的数据行中的一个数据行。 复数乘法器（117）分别将不同的旋转因子与每个数据行相乘并输出结果。 开关（118）将十二个数据行分别输出到十二个不同的数据路径。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.023 seconds)
