公开(公告)号：KR1020130081539A

公开(公告)日：2013-07-17

申请号：KR1020120002568

申请日：2012-01-09

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김은지 ,  이재학

IPC: G06F17/14

CPC classification number: G06F17/142 ,  G06F7/4812

Abstract: PURPOSE: A fast Fourier transform (FFT) device which applies a low area mixed-radix multi-path delay commutator (MRMDC) structure of reducing the complex multiplier between two radix algorithms is provided to calculate a multiplication calculation, which is performed in a second stage, before an exchanger and input a calculation result to the second stage, thereby reducing the number of complex multipliers. CONSTITUTION: A switch (111) dividedly outputs the data strings of a first stage to 4 data paths. A radix-4 butterfly unit (113) performs a butterfly calculation according to a radix-4 algorithm based on 4 data strings. A multiplexer (115) receives the 4 data strings and outputs 3 data strings to 3 data paths. A complex multiplier (116) is equipped on 2 data paths among the 3 data paths. The complex multiplier multiplies and outputs the data strings and different twiddle factors. An exchanger dividedly outputs 12 data strings including the data strings to different 12 data paths.

Abstract translation: 目的：提供一种快速傅立叶变换（FFT）装置，其应用了减少两个基数算法之间的复数乘法器的低面积混合多径延迟换向器（MRMDC）结构，以计算在第二次执行的乘法运算 在交换机之前，将计算结果输入到第二阶段，从而减少复数乘法器的数量。 构成：开关（111）将第一级的数据串分为4个数据路径。 基数-4蝶形单元（113）根据基于4个数据串的基数-4算法执行蝶形计算。 多路复用器（115）接收4个数据串，并将3个数据串输出到3个数据路径。 3个数据路径中的2个数据路径上配有复数乘法器（116）。 复数乘法器乘法并输出数据串和不同的旋转因子。 交换机将包括数据串的12个数据串分成不同的12个数据路径。

公开(公告)号：KR101249372B1

公开(公告)日：2013-04-01

申请号：KR1020110037862

申请日：2011-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김은지

IPC: H04L27/26

Abstract: 본 발명에 의한 OFDM 시스템을 위한 MRMDC 구조의 고속 푸리에 변환 장치가 개시된다.
본 발명에 따른 Radix-2 또는 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치는 상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 4개의 데이터 경로로 나누어 출력하는 스위치; 상기 4개의 데이터 경로로부터 입력된 4개의 데이터 열을 기반으로 Radix-2 알고리즘 또는 Radix-4 알고리즘에 따라 버퍼플라이 연산을 수행하는 Radix-2/4 버터플라이; 상기 Radix-2 알고리즘 또는 Radix-4 알고리즘을 선택하는 멀티플렉서; 및 상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 Radix-2/4 버터플라이로부터 출력된 4개의 데이터 열을 서로 다른 8개의 데이터 경로로 나누어 출력하는 교환기를 포함한다.
이를 통해, 본 발명은 버터플라이 연산기의 수를 줄여 하드웨어 복잡도를 감소시킬 수 있고, 128, 256-포인트 FFT 연산이 모두 가능할 수 있다.

公开(公告)号：KR1020120119719A

公开(公告)日：2012-10-31

申请号：KR1020110037862

申请日：2011-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김은지

IPC: H04L27/26

CPC classification number: H04L27/265

Abstract: PURPOSE: A FTT(Fast Fourier Transform) apparatus using a MRMDC(Mixed-Radix Multi-Path Delay Commutator) architecture for an OFDM(Orthogonal Frequency Division Multiplexing) system is provided to reduce the number of butterfly calculators by using a Radix-2 or Radix-4 algorithm. CONSTITUTION: A switch(111) divides a plurality of data rows inputted in a first stage into 4 different data paths and outputs the divided plurality of data rows. A Radix-2/4 butterfly unit(113) performs butterfly calculation according to Radix-2 algorithm or a Radix-4 algorithm based on 4 data rows. Multiplexers(115a,115b) select the Radix-2 algorithm or the Radix-4 algorithm. A commutator(116) divides 4 data rows outputted from the Radix-2/4 butterfly unit at a second stage into different 8 data paths for the butterfly operation and outputs the divided 4 data rows.

Abstract translation: 目的：提供一种使用用于OFDM（正交频分复用）系统的MRMDC（混合多路径延迟换向器）架构的FTT（快速傅立叶变换）装置，以通过使用基数-2或 基数4算法。 构成：开关（111）将在第一级输入的多个数据行分成4个不同的数据路径，并输出分割的多个数据行。 基数-2 / 4蝶形单元（113）根据基数2算法或基于4个数据行的基数-4算法进行蝴蝶计算。 多路复用器（115a，115b）选择基数2算法或基数-4算法。 换向器（116）将第二级的Radix-2/4蝶形单元输出的4条数据行分成用于蝶形运算的不同的8条数据路径，并输出划分的4条数据行。

公开(公告)号：KR1020120119939A

公开(公告)日：2012-11-01

申请号：KR1020110037861

申请日：2011-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김은지

IPC: H04L27/26

CPC classification number: H04L27/265

Abstract: PURPOSE: A fast fourier transform apparatus using a MRMDC(Mixed-Radix Multi-Path Delay Commutator) structure for an OFDM(Orthogonal Frequency Division Multiplexing) system is provided to input calculated results into a second stage through a switch by forming a butterfly calculation part having one radix-2/4 butterfly structure. CONSTITUTION: A switch(111) separately outputs a plurality of data rows inputted into a first stage to 8 different data paths. Two radix-4 butterflies(113) performs butterfly calculation according to an Radix-4 algorithm based on 8 data rows which are inputted from 8 data paths. Multiplexers(116a-116d) selectively output one data row among data rows which are inputted into two data paths. A complex multiplier(117) respectively multiplies different twiddle factors with each data row and outputs the results. A switch(118) separately outputs twelve data rows to twelve different data paths.

Abstract translation: 目的：提供一种使用用于OFDM（正交频分复用）系统的MRMDC（混合多路径延迟换向器）结构的快速傅里叶变换装置，用于通过形成蝴蝶计算部分通过开关将计算结果输入第二阶段 有一个radix-2/4蝴蝶结构。 构成：开关（111）将输入到第一级的多个数据行分别输出到8个不同的数据路径。 基于从8个数据路径输入的8个数据行，根基4算法执行蝴蝶计算。 多路复用器（116a-116d）选择性地输出输入到两个数据路径的数据行中的一个数据行。 复数乘法器（117）分别将不同的旋转因子与每个数据行相乘并输出结果。 开关（118）将十二个数据行分别输出到十二个不同的数据路径。

公开(公告)号：KR101249371B1

公开(公告)日：2013-04-02

申请号：KR1020110037861

申请日：2011-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김은지

IPC: H04L27/26

Abstract: 본 발명에 의한 OFDM 시스템을 위한 MRMDC 구조의 고속 푸리에 변환 장치가 개시된다.
본 발명에 따른 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치는 상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 8개의 데이터 경로로 나누어 출력하는 스위치; 상기 8개의 데이터 경로로부터 입력된 8개의 데이터 열을 기반으로 Radix-4 알고리즘에 따라 버퍼플라이 연산을 수행하는 2개의 Radix-4 버터플라이; 상기 Radix-4 버터플라이로부터의 8개의 데이터 경로 중 인접한 2개의 데이터 경로 사이에 구비되어 상기 2개의 데이터 경로로 입력된 데이터 열 중 어느 하나의 데이터 열을 선택하여 출력하는 멀티플렉서; 상기 멀티플렉서로부터의 4개의 데이터 경로를 포함하는 12개의 데이터 경로 중 10개의 데이터 경로 상에 구비되어 입력된 데이터 열 각각에 서로 다른 트위들 팩터를 곱하여 출력하는 복소 곱셈기; 및 상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 트위들 팩터에 곱해진 데이터 열을 포함하는 12개의 데이터 열을 서로 다른 12개의 데이터 경로로 나누어 출력하는 교환기를 포함한다.
이를 통해, 본 발명은 복소 곱셈기의 수를 줄일 수 있고, 연산 싸이클을 증가시키지 않고 하드웨어 복잡도를 감소시킬 수 있을 뿐 아니라, 버터플라이 연산기와 복소 곱셈기의 수를 모두 줄일 수 있는 효과가 있다.