公开(公告)号：KR1020060037511A

公开(公告)日：2006-05-03

申请号：KR1020040086466

申请日：2004-10-28

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: H04N5/225

CPC classification number: H04N5/228 ,  H04N5/2254

Abstract: 복수의 촬상소자를 이용한 촬영장치 및 방법이 제공된다. 영상이 표시되는 표시부 및 영상이 저장되는 저장부를 구비하는 촬영장치는, 광학면상에 맺힌 광학상을 촬상함으로서 표시부에 표시될 영상을 생성하는 제1 촬상부, 저장부에 저장될 영상을 생성하는 제2 촬상부, 및 렌즈를 통해 입사되는 입사광이 제1 촬상부의 광학면상 및 제2 촬상부의 광학면상 중 어느 하나로 입사되도록 상기 입사광의 광경로를 조정하는 광경로 조정부를 포함한다. 이에 의해, 셔터랙 현상을 최소화시킬 수 있게 되어, 사용자가 셔터를 누르고 난 후 소정 시간이 지난후에 입사되는 영상이 저장되는 사태을 방지할 수 있게 된다.
입사광, 광경로 조정, 표시용 촬상, 저장용 촬상

公开(公告)号：KR100564642B1

公开(公告)日：2006-03-28

申请号：KR1020050043160

申请日：2005-05-23

Applicant: 삼성전자주식회사

Inventor： 김진현 ,  최정환

IPC: G11C7/10 ,  G11C5/14 ,  H03K19/00

Abstract: 반도체 장치를 구비하는 동시 양방향 신호전송 시스템에서의 기준전압 발생회로가 개시된다. 본 발명의 실시예에 따른 기준전압 발생회로는, 제1노드와 출력단사이에 접속되는 임피이던스, 제1전원전압과 상기 제1노드사이에 접속되고, 대응되는 N비트 제어신호의 각 비트에 응답하는 적어도 하나의 트랜지스터 군, 및 제2전원전압과 상기 제1노드사이에 접속되고, 대응되는 N비트 제어신호의 각 비트에 응답하는 적어도 하나의 트랜지스터 군을 구비한다. 또한, 상기 각 트랜지스터 군은 다수개의 트랜지스터들을 구비하며, 각 트랜지스터의 게이트는 상기 대응되는 N비트 제어신호의 각 비트에 응답하여 제어되고, 상기 제2전원전압은 상기 제1전원전압의 반이다. 본 발명의 실시예에 따른 기준전압 발생회로는 일정하게 유지되는 기준전압을 발생함으로써 동시 양방향 신호 전송 시스템의 수신부에서 데이터를 정확하게 추출할 수 있도록 할 수 있는 효과가 있다.

公开(公告)号：KR100546402B1

公开(公告)日：2006-01-26

申请号：KR1020040008643

申请日：2004-02-10

Applicant: 삼성전자주식회사

Inventor： 최정환 ,  강대운

IPC: H01L23/48

CPC classification number: H01L23/50 ,  G11C2207/105 ,  H01L27/10897 ,  H01L2924/0002 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 멀티-로우 패드 구조를 가지는 반도체 장치가 개시된다. 반도체 장치는 제1 로우 패드, 제2 로우 패드, 및 제3 로우 패드를 포함한다. 제2 로우 패드는 제1 로우 패드 아래에 배치되고, 제3 로우 패드는 제2 로우 패드 아래에 배치된다. 제1, 제2, 및 제3 로우 패드들은 파워 패드 또는 시그널 패드를 각각 포함하며, 센터 패드 배치 방식으로 배치된다. 반도체 장치는 센터 패드 배치 방식으로 배치되고 파워 패드 또는 시그널 패드를 각각 포함하는 제4 로우 패드 이상의 멀티-로우 패드를 더 포함한다. 3 로우 패드 구조 이상의 멀티-로우 패드 구조에 포함된 패드들에 본딩되는 연결선들은 서로 교차하지 않고 반도체 장치의 수평축을 기준으로 하여 상방향 또는 하방향 중 어느 하나의 방향으로 배치되어 패키지용 인쇄 회로 기판의 대응되는 솔더 볼들에 본딩된다. 반도체 장치는 3 로우 패드 구조 이상의 멀티-로우 패드 구조를 가지므로, 칩 사이즈가 작더라도 보다 많은 개수의 패드들을 포함할 수 있다.

公开(公告)号：KR100524947B1

公开(公告)日：2005-11-01

申请号：KR1020030010053

申请日：2003-02-18

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: G11C7/10

CPC classification number: H04L25/028 ,  H03K19/00323

Abstract: 오픈 드레인 방식의 출력 버퍼가 개시된다. 본 발명에 따른 오픈 드레인 방식의 출력 버퍼는 출력 노드, 제어부 및 검출부를 구비하는 것을 특징으로 한다. 제어부는 풀 업(pull up) 동작의 경우, 입력 데이터 및 제 1 제어 신호에 응답하여 출력 노드의 전압 레벨을 미리 소정의 레벨만큼 상승시킨다. 검출부는 클럭 신호에 응답하여 상기 입력 데이터를 수신하고, 수신된 입력 데이터 이전의 입력 데이터의 논리값(logic value)이 연속적으로 제 1 레벨인 경우, 상기 제 1 제어 신호를 발생하여 상기 출력 노드의 전압 레벨을 제어한다. 상기 제어부는 제 1 드라이버 및 제 2 드라이버를 구비하는 것을 특징으로 한다. 상기 검출부는 래치부 및 제 1 비교부를 구비하는 것을 특징으로 한다. 상기 제어부는 풀 다운(pull down) 동작시, 제 2 제어 신호에 응답하여 상기 출력 노드의 전압 레벨을 소정 레벨만큼 하강시키는 제 3 드라이버를 더 구비하는 것을 특징으로 한다. 본 발명에 따른 출력 버퍼는 풀 업(pull up) 동작이나 풀 다운(pull down) 동작의 경우에 출력 버퍼에서 출력되는 출력 데이터의 스윙 폭을 증가시키면서 동시에 출력 데이터 스큐를 감소시키는 장점이 있으며, 또한 오픈 드레인 방식의 출력 버퍼에서도 출력 버퍼의 스트렝스(strength)를 증가시킬 수 있는 장점이 있다.

公开(公告)号：KR100524938B1

公开(公告)日：2005-10-31

申请号：KR1020020081736

申请日：2002-12-20

Applicant: 삼성전자주식회사

Inventor： 김진현 ,  최정환

IPC: G11C7/10

CPC classification number: H04L5/1423

Abstract: 제1반도체 장치와 제2반도체 장치사이에 접속되는 적어도 하나의 전송선을 구비하는 동시 양방향 신호전송 시스템에 있어서, 제1반도체 장치는 제1 이진데이터를 수신하여 4개의 레벨들중에서 어느 하나의 레벨을 갖는 제1신호로 변환하는 제1출력MUX; 상기 제1신호를 상기 전송선을 통하여 상기 제2반도체 장치로 출력하는 제1송신기를 구비하며, 상기 제2반도체 장치는 제2 이진데이터를 수신하여 4개의 레벨들중에서 어느 하나의 레벨을 갖는 제2신호로 변환하는 제2출력MUX; 상기 제2신호를 상기 전송선을 통하여 상기 제1반도체 장치로 출력하는 제2송신기를 구비하며, 상기 제1반도체 장치는 상기 제1신호에 의하여 선택된 적어도 하나의 기준전압과 및 상기 전송선을 통하여 입력되는 제3신호를 비교하고, 그 비교결과를 출력하는 제1수신기; 및 상기 제1수신기로부터 출력되는 상기 비교결과에 응답하여 상기 제2 이진데이터를 검출하는 제1입력 인코더를 구비하고, 상기 제2반도체 장치는 상기 제2신호에 의하여 선택된 적어도 하나의 기준전압과 및 상기 전송선을 통하여 입력되는 상기 제3신호를 비교하고, 그 비교결과를 출력하는 제2수신기; 및 상기 제2수신기로부터 출력되는 상기 비교결과에 응답하여 상기 제1 이진데이터를 검출하는 제2입력 인코더를 구비한다.

公开(公告)号：KR1020050080581A

公开(公告)日：2005-08-17

申请号：KR1020040008643

申请日：2004-02-10

Applicant: 삼성전자주식회사

Inventor： 최정환 ,  강대운

IPC: H01L23/48

CPC classification number: H01L23/50 ,  G11C2207/105 ,  H01L27/10897 ,  H01L2924/0002 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 멀티-로우 패드 구조를 가지는 반도체 장치가 개시된다. 반도체 장치는 제1 로우 패드, 제2 로우 패드, 및 제3 로우 패드를 포함한다. 제2 로우 패드는 제1 로우 패드 아래에 배치되고, 제3 로우 패드는 제2 로우 패드 아래에 배치된다. 제1, 제2, 및 제3 로우 패드들은 파워 패드 또는 시그널 패드를 각각 포함하며, 센터 패드 배치 방식으로 배치된다. 반도체 장치는 센터 패드 배치 방식으로 배치되고 파워 패드 또는 시그널 패드를 각각 포함하는 제4 로우 패드 이상의 멀티-로우 패드를 더 포함한다. 3 로우 패드 구조 이상의 멀티-로우 패드 구조에 포함된 패드들에 본딩되는 연결선들은 서로 교차하지 않고 반도체 장치의 수평축을 기준으로 하여 상방향 또는 하방향 중 어느 하나의 방향으로 배치되어 패키지용 인쇄 회로 기판의 대응되는 솔더 볼들에 본딩된다. 반도체 장치는 3 로우 패드 구조 이상의 멀티-로우 패드 구조를 가지므로, 칩 사이즈가 작더라도 보다 많은 개수의 패드들을 포함할 수 있다.

公开(公告)号：KR100498473B1

公开(公告)日：2005-07-01

申请号：KR1020030000639

申请日：2003-01-06

Applicant: 삼성전자주식회사

Inventor： 김재관 ,  최정환

IPC: G11C7/00

CPC classification number: G06F5/06

Abstract: 데이터 전송회로는 인에이블 신호에 응답하여 스트로브 신호 및 클락신호를 수신하고, 상기 스트로브신호의 상승에지에 응답하여 활성화되는 기입 제어신호를 발생하고, 상기 기입 제어신호가 활성화된 후의 상기 클락신호의 최초 상승에지 또는 최초 하강에지에 응답하여 활성화되는 독출 제어신호를 발생하는 제어신호 발생회로; 상기 기입 제어신호에 응답하여 활성화되고, 상기 스트로브 신호에 동기되어 내부 스테이트를 순차적으로 변화시키고, 순차적으로 변화되는 상기 내부 스테이트에 응답하여 입력 제어신호를 순차적으로 출력하는 기입 스테이트 머신; 상기 기입 스테이트 머신으로부터 순차적으로 출력되는 상기 입력 제어신호에 응답하여 직렬 데이터를 병렬 데이터로 변환하고, 래치하는 변환회로; 상기 독출 제어신호에 응답하여 활성화되고, 상기 클락신호에 동기되어 내부 스테이트를 순차적으로 변화시키고, 순차적으로 변화되는 상기 내부 스테이트에 응답하여 출력 제어신호를 순차적으로 출력하는 독출 스테이트 머신; 및 상기 독출 스테이트 머신으로부터 순차적으로 출력되는 상기 출력 제어신호에 응답하여 상기 변환회로에 래치된 상기 병렬 데이터를 상기 직렬 데이터와 동일한 순서로 출력하는 선택회로를 구비한다.

公开(公告)号：KR1020050053041A

公开(公告)日：2005-06-07

申请号：KR1020050043160

申请日：2005-05-23

Applicant: 삼성전자주식회사

Inventor： 김진현 ,  최정환

IPC: G11C7/10 ,  G11C5/14 ,  H03K19/00

CPC classification number: G11C5/147 ,  G05F3/16 ,  H03K19/0016 ,  H03K19/0175

Abstract: 반도체 장치를 구비하는 동시 양방향 신호전송 시스템에서의 기준전압 발생회로가 개시된다. 본 발명의 실시예에 따른 기준전압 발생회로는, 제1노드와 출력단사이에 접속되는 임피이던스, 제1전원전압과 상기 제1노드사이에 접속되고, 대응되는 N비트 제어신호의 각 비트에 응답하는 적어도 하나의 트랜지스터 군, 및 제2전원전압과 상기 제1노드사이에 접속되고, 대응되는 N비트 제어신호의 각 비트에 응답하는 적어도 하나의 트랜지스터 군을 구비한다. 또한, 상기 각 트랜지스터 군은 다수개의 트랜지스터들을 구비하며, 각 트랜지스터의 게이트는 상기 대응되는 N비트 제어신호의 각 비트에 응답하여 제어되고, 상기 제2전원전압은 상기 제1전원전압의 반이다. 본 발명의 실시예에 따른 기준전압 발생회로는

公开(公告)号：KR1020040096071A

公开(公告)日：2004-11-16

申请号：KR1020030028876

申请日：2003-05-07

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: G11C7/10

CPC classification number: G11C7/1057 ,  G11C7/1051 ,  G11C7/1078 ,  G11C7/1084 ,  G11C11/4093 ,  G11C2207/005 ,  G11C2207/105

Abstract: PURPOSE: An apparatus and a method for simultaneously inputting and outputting data through one pad are provided to reduce bus width between the semiconductor device to a half. CONSTITUTION: An apparatus for simultaneously inputting and outputting data through one pad includes a bidirectional input/output pad, a data output line(523), a data input line(525), a pair of bitlines, a bitline sense amplifier, a first switching circuit and a second switching circuit. The bidirectional input/output pad is provided with an input buffer and an output buffer. The data output line(523) is connected to the output buffer. The data input line(525) is connected to the input buffer. The bitline sense amplifier is provided with a plurality of first ports and a plurality of second ports, wherein the first ports are connected to the bitline pairs. The first switching circuit connects the data line output line to one of the second ports in response to the first column selection signal. And, the second switching circuit connects the data input line to one of the second ports in response to the second column selection signal.

Abstract translation: 目的：提供一种通过一个焊盘同时输入和输出数据的装置和方法，以减少半导体器件之间的总线宽度。 构成：通过一个焊盘同时输入和输出数据的装置包括双向输入/输出焊盘，数据输出线（523），数据输入线（525），一对位线，位线读出放大器，第一开关 电路和第二开关电路。 双向输入/输出焊盘配有输入缓冲器和输出缓冲器。 数据输出线（523）连接到输出缓冲器。 数据输入线（525）连接到输入缓冲器。 位线读出放大器设置有多个第一端口和多个第二端口，其中第一端口连接到位线对。 第一开关电路响应于第一列选择信号将数据线输出线连接到第二端口之一。 并且，第二开关电路响应于第二列选择信号将数据输入线连接到第二端口中的一个。

公开(公告)号：KR1020040063283A

公开(公告)日：2004-07-14

申请号：KR1020030000639

申请日：2003-01-06

Applicant: 삼성전자주식회사

Inventor： 김재관 ,  최정환

IPC: G11C7/00

CPC classification number: G06F5/06

Abstract: PURPOSE: A control signal generation circuit and a data transmission circuit comprising the same are provided to unnecessary latency generated between data input and data output. CONSTITUTION: According to the data transmission circuit(100), a control signal generation circuit(20) receives a strobe signal and a clock signal in response to an enable signal, and generates a write control signal enabled in response to a rising edge of the strobe signal, and generates a read control signal enabled in response to an initial rising edge or an initial falling edge of the clock signal after the write control signal is enabled. A write state machine(30) is enabled in response to the write control signal, and changes internal state in sequence by being synchronized to the strobe signal, and outputs an input control signal sequentially in response to the internal state. A converter circuit(40) converts serial data into parallel data in response to the input control signal being output from the write state machine. A read state machine(50) is enabled in response to the read control signal, and changes the internal state by being synchronized to the clock signal, and outputs an output control signal sequentially in response to the internal state. And a selection circuit(60) outputs the parallel data in response to the output control signal.

Abstract translation: 目的：提供一种控制信号发生电路和包括该电路的数据传输电路，用于在数据输入和数据输出之间产生的不必要的延迟。 构成：根据数据传输电路（100），控制信号发生电路（20）响应于使能信号接收选通信号和时钟信号，并产生响应于 选通信号，并且在写控制信号被使能之后响应于时钟信号的初始上升沿或初始下降沿产生读控制信号。 写入状态机（30）响应于写入控制信号被使能，并且通过与选通信号同步来顺序地改变内部状态，并响应于内部状态顺序地输出输入控制信号。 A转换器电路（40）响应于从写入状态机输出的输入控制信号将串行数据转换为并行数据。 读取状态机（50）响应于读取控制信号被使能，并且通过与时钟信号同步来改变内部状态，并响应于内部状态顺序地输出输出控制信号。 并且选择电路（60）响应于输出控制信号输出并行数据。