스크램블링된 데이터 비트열의 디스크램블링 장치
    31.
    发明授权
    스크램블링된 데이터 비트열의 디스크램블링 장치 失效
    烧毁数据位流的设备

    公开(公告)号:KR100243358B1

    公开(公告)日:2000-02-01

    申请号:KR1019970051664

    申请日:1997-10-08

    Abstract: 스크램블링된 데이터 비트열의 디스크램블링 장치가 개시된다. 본 발명에 의한 디스크램블링 장치는, 전송스트림(TS) 데이터를 입력하는 입력접속부와, 키 도구로부터 자격처리메시지 신호를 입력받아 바이트 단위의 콘트롤워드를 출력하는 콘트롤워드접속부와, 패킷의 시작과 유효함을 알리는 패킷시작신호 및 패킷유효신호, 유효패킷의 시작과 종료를 알리는 스크램블화 패킷시작신호 및 스크램블화 패킷유효신호, 최종 블록직전의 유효블록출력을 알리는 최종블록전 유효블록신호, 블록이 구성되지 않는 레지듀의 출력을 알리는 레지듀신호를 포함하는 제어신호를 출력하는 전처리부와, 바이트 단위의 상기 TS 데이터를 입력받아 시스템 클록에 동기화하여 상기 TS 데이터를 출력하는 선입선출식 버퍼, 및 상기 전처리부로부터 출력된 제어신호를 입력받아 디스크램블링하여 디스크램블화 데이터를 출력하는 디� ��크램블러를 포함하여, 전처리부에서 패킷의 시작과 종료, 유효 패킷의 시작과 종료, 최종 블록직전의 유효블록출력, 블록을 구성하지 않는 레지듀의 출력을 나타내는 제어신호를 상기 디스크램블러로 알려 줌으로써 상기 디스크램블러에서 패킷단위로 디스크램블링 처리를 함에 있어 신뢰성을 높일 수 있으며, 상기 디스크램블러에서는 효율적으로 바이트 단위의 해독과 블록단위의 해독을 수행할 수 있다.

    이동형 전력선 감지 경보장치
    33.
    发明公开
    이동형 전력선 감지 경보장치 审中-实审
    移动电力线检测报警装置

    公开(公告)号:KR1020170077427A

    公开(公告)日:2017-07-06

    申请号:KR1020150187300

    申请日:2015-12-28

    Inventor: 조삼구 김판수

    Abstract: 본발명은저전력및 고정밀의이동형전력선감지경보장치에관한것으로, 전력선접근시전계강도신호를감지하기위한신호감지부와, 기준전압을발생하기위한기준전압발생부와, 상기신호감지부출력전압을기준전압레벨과비교하기위한비교부와, 상기비교부출력신호에따라전력선감지경보음을선택출력하는스피커앰프와, 동작전원을공급하는전원부를포함하되, 상기전원부의출력을주기적으로단속제어하는전원공급제어신호를발생하기위한전원공급제어신호발생부와, 전계강도신호의감지성능을높이기위해상기신호감지부를주기적으로리셋시키는리셋신호를발생하기위한리셋신호발생부를더 포함함을특징으로한다.

    Abstract translation: 本发明涉及一种低功耗和高精确度的便携式电源线检测报警装置,以及所述电源线的方法,当用于检测的部分的电场强度信号的检测信号,和用于产生基准电压的基准电压生成部,该信号检测器输出电压 周期性地为提供工作电源的电源部,间歇控制电源的输出:和一个比较单元,用于比较所述参考电压电平,并用于选择所述电源线的输出的扬声器放大器来检测报警响应于所述比较单元的输出信号,其包括 用于产生电源控制信号的电源控制信号发生单元和用于产生复位信号的复位信号发生单元,用于周期性地复位信号感测单元以改善电场强度信号的检测性能 。

    절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치
    34.
    发明公开
    절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치 审中-实审
    绝缘闸门双极晶体管闸门驱动器保护装置

    公开(公告)号:KR1020160025849A

    公开(公告)日:2016-03-09

    申请号:KR1020140113255

    申请日:2014-08-28

    CPC classification number: H03K17/08112 H02M1/32

    Abstract: 본발명은 IGBT 게이트드라이버보호장치에관한것이다. 본발명은드레인에하이레벨공급전압이인가되고소오스가 IGBT의게이트에연결된제1 트랜지스터와, 드레인이상기제1 트랜지스터의소오스및 상기 IGBT의게이트에공통연결되고소오스에로우레벨공급전압이인가되는제2 트랜지스터와, 상기 IGBT의게이트에인가되는출력전압을피드백받아미리설정된하이레벨기준전압및 로우레벨기준전압과비교하는출력전압비교부및 상기출력전압비교부에의한비교결과, 상기출력전압이상기하이레벨기준전압보다작아지거나상기로우레벨기준전압보다커지는경우상기 IGBT로공급되는전류를차단하여상기 IGBT와상기제1 및제2 트랜지스터로의과전류유입을차단하는과전류차단스위치부를포함하여구성된다. 본발명에따르면, IGBT 게이트드라이버출력단의전압을상시감시하여, IGBT 게이트드라이버의부하임피던스가비정상적으로낮아지거나단락등이발생하여과전류가흐르는것을사전에차단하여소자의수명을연장하고 IGBT를이용하는전력시스템을안정적으로보호할수 있는효과가있다.

    Abstract translation: 本发明涉及一种IGBT栅极驱动器保护装置。 本发明被配置为包括:第一晶体管,其高电平电源电压施加到漏极,源极连接到IGBT的栅极; 漏极通常连接到第一晶体管的源极和IGBT的栅极和低电平电源电压的第二晶体管; 输出电压比较器,反馈施加到IGBT的栅极的输出电压,并将输出电压与预定的高电平电源电压和低电平电源电压进行比较; 以及过电流模块开关单元,其通过阻止当输出电压低于高电平参考电压或高于低电平参考电压时提供给IGBT的电流来阻止流入IGBT的过电流,第一和第二晶体管基于 输出电压比较器的比较结果。 根据本发明,具有能够安全地保护使用IGBT的电力系统的效果,通过正常地监视IGBT栅极驱动器的输出的电压并预先阻止作为流过的过电流来延长元件的寿命, IGBT栅极驱动器的负载阻抗异常或短路等发生。

    PFC 컨트롤러 장치 상기 장치를 갖는 전력 변환 장치
    35.
    发明公开
    PFC 컨트롤러 장치 상기 장치를 갖는 전력 변환 장치 无效
    用于控制功率因数相关的装置和具有装置的功率转换器

    公开(公告)号:KR1020150075599A

    公开(公告)日:2015-07-06

    申请号:KR1020130163714

    申请日:2013-12-26

    CPC classification number: Y02B70/126 H02M1/42 H02P7/06

    Abstract: PFC 컨트롤러장치가개시된다. 이장치는 3상의입력전압을인가받는인덕터와상기인덕터에연결된스위칭소자를구비한 AC-DC 전력변환기에서상기스위칭소자의듀티율을제어하여상기인덕터에흐르는전류량을보상하기위해, 상기 3상의입력전압을인가받아서, 정류된입력전압을출력하는 3상정류기및 상기 AC-DC 전력변환기의출력전압과기준전압의차이전압과상기정류된입력전압을비교한비교결과를이용하여상기스위칭소자의듀티율을제어하는스위칭신호를생성하는 PFC 컨트롤러를포함한다.

    Abstract translation: 公开了一种PFC控制器装置。 在具有施加了三相输入电压的电感器和连接到电感器的开关装置的AC-DC电力转换器中,PFC控制器控制开关装置的占空比以补偿流经 电感并施加三相输入电压。 本发明包括:施加三相输入电压并输出整流输入电压的三相整流器,以便控制开关器件的占空比并补偿流经电感器的电流量; 以及PFC控制器,其通过使用将AC-DC电力转换器的输出电压与参考电压之间的差分电压与整流输入电压进行比较的比较结果来产生控制开关器件占空比的开关信号。

    스위치 드라이버의 보상 회로
    36.
    发明授权
    스위치 드라이버의 보상 회로 有权
    电源开关驱动器补偿电路

    公开(公告)号:KR101327961B1

    公开(公告)日:2013-11-13

    申请号:KR1020110144909

    申请日:2011-12-28

    Abstract: 본 발명은 스위칭 드라이버로 입력되는 입력 신호들에 존재하는 데드존(dead zone) 구간을 감지하여, 감지한 결과를 이용하여 상기 스위치 드라이버의 출력단에 나타나는 출력 전원을 보상함으로써, 상기 출력 전원의 선형성 왜곡을 개선할 수 있다.

    스위칭 파워 앰프
    37.
    发明公开
    스위칭 파워 앰프 无效
    开关功率放大器

    公开(公告)号:KR1020130076352A

    公开(公告)日:2013-07-08

    申请号:KR1020110144910

    申请日:2011-12-28

    CPC classification number: H03F3/2171 H03F1/223 H03F1/3264 H03K17/165

    Abstract: PURPOSE: A switching power amplifier is provided to improve linearity by removing the noise of the output power. CONSTITUTION: A switching power amplifier (100) includes a switching driver (110) and an output power compensator (120). The switching driver operates by receiving a driver power and outputs an output power corresponding to the driver power according to an input signal to an output node. The output power compensator operates by receiving a compensation power higher than the driver power and senses the variation of a voltage level of the output power by negatively feeding back the output power on the output node. The output power compensator maintains the output power in a constant voltage level by increasing or decreasing the capacity of current flowing through the output node. [Reference numerals] (130) Filter

    Abstract translation: 目的:提供开关功率放大器,通过消除输出功率的噪声来提高线性度。 构成:开关功率放大器(100)包括开关驱动器(110)和输出功率补偿器(120)。 切换驱动器通过接收驱动器电源进行操作,并将与驱动器功率相对应的输出功率根据输入信号输出到输出节点。 输出功率补偿器通过接收高于驱动器功率的补偿功率来操作,并且通过对输出节点上的输出功率进行负反馈来感测输出功率的电压电平的变化。 输出功率补偿器通过增加或减少流过输出节点的电流的容量来将输出功率维持在恒定的电压水平。 (附图标记)(130)滤波器

    네트워크 구성 방법 및 장치
    38.
    发明授权
    네트워크 구성 방법 및 장치 有权
    网络配置方法和设备

    公开(公告)号:KR101189807B1

    公开(公告)日:2012-10-10

    申请号:KR1020100139496

    申请日:2010-12-30

    Abstract: 호스트의 네트워크 구성 방법이 제공된다. 본 발명의 한 실시예에 따른 네트워크 구성 방법은 거리 측정용 신호를 브로드캐스트하고, 적어도 하나의 디바이스로부터 디바이스 식별자가 포함된 거리 측정용 신호를 수신하며, 상기 거리 측정용 신호를 브로드캐스트한 시점과 수신한 시점의 차이를 이용하여 상기 호스트와 상기 적어도 하나의 디바이스 간의 거리를 계산하고, 계산한 거리에 기초하여 네트워크를 구성한다.

    펄스 주기 변조 장치 및 방식
    39.
    发明授权
    펄스 주기 변조 장치 및 방식 有权
    脉冲时间调制装置及其方法

    公开(公告)号:KR100888460B1

    公开(公告)日:2009-03-11

    申请号:KR1020070103035

    申请日:2007-10-12

    Inventor: 조삼구 이윤식

    CPC classification number: H04L27/20 H04L7/0087 H04L27/22

    Abstract: An apparatus and a method for pulse period modulation are provided to output a pulse period modulated signal by decreasing or increasing the pulse period of the signal according to the transmission data. A pulse duration modulation apparatus includes a code generator(110), a controller(120), and a pulse generator(130). A code generator outputs the N number of T cycle digital signals. The N is 2 or more. The pulse period of the T cycle digital signal is increased or decreased. If the input data is 0, the pulse period of the digital signal is increased in the range of T to NT. If the input data is 1, the pulse period of the digital signal is decreased in the range of T to NT. The controller is synchronized with the digital signal and indicates the pulse generation. The pulse generator generates the pulse according to the indication of the controller. The pulse period modulation apparatus outputs the pulse period modulated signal.

    Abstract translation: 提供脉冲周期调制的装置和方法,通过根据发送数据减少或增加信号的脉冲周期来输出脉冲周期调制信号。 脉冲宽度调制装置包括码发生器(110),控制器(120)和脉冲发生器(130)。 代码生成器输出N个T周期数字信号。 N为2以上。 T周期数字信号的脉冲周期增加或减小。 如果输入数据为0,则数字信号的脉冲周期在T到NT的范围内增加。 如果输入数据为1,数字信号的脉冲周期在T到NT的范围内减小。 控制器与数字信号同步并指示脉冲的产生。 脉冲发生器根据控制器的指示产生脉冲。 脉冲周期调制装置输出脉冲周期调制信号。

    시간분할 디지털 필터 및 이를 이용한 다채널 코덱회로
    40.
    发明公开
    시간분할 디지털 필터 및 이를 이용한 다채널 코덱회로 无效
    时分数字滤波器和多通道编码电路使用相同

    公开(公告)号:KR1020030064111A

    公开(公告)日:2003-07-31

    申请号:KR1020020004556

    申请日:2002-01-25

    Inventor: 조삼구 허일

    Abstract: PURPOSE: A time divisional digital filter and a multi channel CODEC circuit by using the same are provided to perform a digital filtering the multi-channel digital signal with sharing a plurality of multiplier and a plurality of adders. CONSTITUTION: A time divisional digital filter includes a plurality of delay blocks(500,501,...50m), a multiplier block(510), an adder block(520) and a storage block(530). The plurality of delay blocks(500,501,...50m) is selectively operated in response to a plurality of switching signals and outputs a plurality of signals having a different plurality of delay values by delaying each of the input signals of the multi-channel in response to the each of the clock signals. The multiplier block(510) multiplies a plurality of delay signals outputted from a plurality of delay blocks(500,501,...50m) by a plurality of constants and the adder block(520) and adds the outputs of a plurality of multipliers. And, the storage block(530) divides the output signals of the adder block(520) in response to each of the channel and stores the divided signals.

    Abstract translation: 目的:提供使用它们的时分数字滤波器和多通道CODEC电路,以共享多个乘法器和多个加法器来对多通道数字信号进行数字滤波。 构成:时分数字滤波器包括多个延迟块(500,501,... 50m),乘法器块(510),加法器块(520)和存储块(530)。 响应于多个切换信号选择性地操作多个延迟块(500,501,... 50m),并且通过将多通道的每个输入信号延迟,输出具有不同多个延迟值的多个信号 响应每个时钟信号。 乘法器块(510)将从多个延迟块(500,501,... 50m)输出的多个延迟信号乘以多个常数和加法器块(520),并将多个乘法器的输出相加。 并且,存储块(530)响应于每个信道划分加法器块(520)的输出信号,并存储划分的信号。

Patent Agency Ranking