公开(公告)号：KR101515041B1

公开(公告)日：2015-04-24

申请号：KR1020140004333

申请日：2014-01-14

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  마스우드아프라크테

IPC: H04N1/387 ,  H04N5/913 ,  G06T1/00

CPC classification number: H04N1/387 ,  H04N1/4446

Abstract: 본발명은스테고이미지생성방법에관한것으로, 보다구체적으로는원본이미지와압축이미지의차이인에러이미지로부터임베딩할비밀정보의크기및 위치에관한정보로이루어지는베이스메트릭스를계산하고, 계산된베이스메트릭스의원소값에따라비밀정보를두 단계모듈식으로임베딩하여스테고이미지를생성할수 있는스테고이미지생성방법에관한것이다.

Abstract translation: 该专利涉及一种创建隐形图像的方法。 更具体地，本发明涉及一种隐写图像方法，其中从对应于原始图像和压缩图像之间的差异的误差图像，计算由表示嵌入秘密数据大小和位置的数据组成的基本矩阵，并且依赖于 计算的基本度量的元素值，秘密数据嵌入两相模块化类型以产生隐写图像。

公开(公告)号：KR101499791B1

公开(公告)日：2015-04-01

申请号：KR1020130098972

申请日：2013-08-21

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  아크바르무하마드알리

IPC: G06F11/25 ,  G06F7/50

Abstract: 본발명은자가검사전 가산기및 그전 가산기를포함하는자가검사캐리선택가산기에관한것으로, 보다구체적으로는연산결과에영향을미치지않으면서간단한구성으로오류발생여부를자가검사할수 있고, 복수비트의입력에대해전 가산연산을수행할때 오류가발생한전 가산기의위치탐지가가능하여고장이발생한전 가산기만을빠르게복구할수 있으며, 하나의리플캐리가산기만으로도간단하게캐리선택가산연산을수행할수 있는자가검사전 가산기및 그전 가산기를포함하는자가검사캐리선택가산기에관한것이다.

公开(公告)号：KR101279999B1

公开(公告)日：2013-07-05

申请号：KR1020120041033

申请日：2012-04-19

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  하산베이그

IPC: G06F11/07 ,  G06F11/10 ,  H03K19/173

Abstract: PURPOSE: An ecology imitation type calculation unit capable of error permission and a field programmable gate array including the same are provided to output a normal output signal when a temporal error or a permanent error is generated in a calculation cell, thereby normally operating the calculation cell and a calculation tile. CONSTITUTION: A self-test unit (500) receives a first function signal, a first error detection code, a second function signal, and a second error detection code from a first function/error detection code storage unit (100) and a second function/error detection storage unit (200). The self-test unit outputs a first error signal and a second error signal by determining errors of a first function and a second function. A function router/permanent error display unit (600) outputs a function routing signal or a permanent error flag signal by calculating the first function signal, the second function signal, the first error signal, the second error signal, and a stem function which is inputted from a stem cell. A router unit (700) routes the permanent error flag signal. [Reference numerals] (100) First function/error detection code storage unit; (200) Second function/error detection code storage unit; (300) First storage unit; (400) Second storage unit; (500) Self-test unit; (600) Function router/permanent error display unit; (700) Router unit; (800) Switch box

Abstract translation: 目的：提供能够进行错误许可的生态仿造类型计算单元和包括该仿真门阵列的现场可编程门阵列，以便在计算单元中产生时间误差或永久误差时输出正常输出信号，从而正常地操作计算单元 和计算瓦片。 构成：自检单元（500）从第一功能/错误检测码存储单元（100）和第二功能接收第一功能信号，第一错误检测码，第二功能信号和第二错误检测码 /错误检测存储单元（200）。 自检单元通过确定第一功能和第二功能的误差来输出第一误差信号和第二误差信号。 功能路由器/永久性错误显示单元（600）通过计算第一功能信号，第二功能信号，第一误差信号，第二误差信号和干函数来输出功能路由信号或永久错误标志信号 从干细胞输入。 路由器单元（700）路由永久错误标志信号。 （附图标记）（100）第一功能/错误检测码存储单元; （200）第二功能/错误检测码存储单元; （300）第一存储单元; （400）第二储存单元; （500）自检单元; （600）功能路由器/永久错误显示单元; （700）路由器单元; （800）开关盒

公开(公告)号：KR101268996B1

公开(公告)日：2013-05-29

申请号：KR1020120021150

申请日：2012-02-29

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  소마순다람,나타르잔

IPC: G06F11/28 ,  G06F11/07 ,  G06F11/10

Abstract: PURPOSE: An error detection device based on SEDC(Scalable Error Detection Coding) for a programmable addition/subtraction operation unit and a self-checking programmable addition/subtraction operation unit which includes the error detection device are provided to enable an input SEDC generator and an error detector to generate and compare linear and flexible SEDC for input of various bits, thereby detecting errors in addition/subtraction operations. CONSTITUTION: An input SEDC generator(100) receives binary input data and a carry-in bit. The input SEDC generator generates input SEDC which includes carry-out input SEDC and sum-out input SEDC corresponding to kinds of addition/deduction operations. An error detector(120) receives carry-out data and sum-out data and generates output SEDC which includes carry-out output SEDC and the sum-out output SEDC. The error detector outputs an error detection result by determining identity of the carry-out output SEDC and the carry-out input SEDC.

Abstract translation: 目的：提供一种基于用于可编程加减运算单元的SEDC（可伸缩误差检测编码）和包括错误检测装置的自检可编程加减运算单元的错误检测装置，以使输入SEDC发生器和 误差检测器，用于生成和比较线性和灵活的SEDC，用于各种位的输入，从而检测加法/减法操作中的错误。 构成：输入SEDC发生器（100）接收二进制输入数据和进位位。 输入SEDC发生器产生输入SEDC，其包括对应于加法/扣除操作的种类的输入输入SEDC和总和输入SEDC。 误差检测器（120）接收进位数据和总和数据，并产生包括进位输出SEDC和总和输出SEDC的输出SEDC。 误差检测器通过确定进位输出SEDC和进位输出SEDC的识别来输出错误检测结果。