Abstract:
A low power Hash function encryption device is provided to satisfy low power requirement of a sensor network, by minimizing data variation between each memory and each logic by realizing the Hash function encryption device with a minimum number of logics and memories and one adder. In a low power Hash function encryption device, an interface unit(100) interfaces with a microcontroller. Storing units(400,500,600,700,800) stores a middle calculation value and a result value of a Hash function. The encryption device also includes one adder unit(1300). A calculation unit(300) extends data to perform Hash function calculation. A circular shift unit(900,1400) performs circular shift of data output of first and second storing units. A main storing unit(1000) stores an initial value and a constant value of Hash calculation. A calculation unit(1100) performs logic calculation of data of third and fourth storing units. Input selection units(1500,1600,1700) select a data path of calculation. A control unit(200) controls memories and calculation blocks.
Abstract:
본 발명에 의한 접촉형 스마트카드에 대한 차분전력분석(DPA) 공격 방지를 위한 장치 및 그 방법은 외부에서 입력되는 전원으로부터 전하를 축적하며 제1제어신호에 의하여 상기 축적된 전하를 방전하거나 재충전을 수행하는 제1전하축적부; 상기 제1전하축적부가 재충전을 수행할 때 제2제어신호에 의하여 축적된 전하를 출력하는 제2전하축적부; 및 상기 제1전하축적부를 감시하여 그 충전상태에 기초하여 상기 제1내지 제2제어신호를 생성하는 제어부;를 포함하는 것을 특징으로 하며, 접촉형 스마트카드 시스템의 내부회로의 전반적인 재설계나 연산의 성능을 저하시키는 불필요한 추가적 연산 과정의 수행 없이, 전력분석공격 방지회로를 사용하여 스마트카드 시스템에 가해지는 전력분석공격을 방지함으로써, 효율적인 시스템의 보안성 향상을 가져올 수 있으며, 암호 기능을 필요로 하는 많은 시스템에 적용되어 사용 되어질 수 있다.
Abstract:
본 발명은 하드웨어 보안 메커니즘을 갖는 하드웨어 블록을 포함하는 디지털 하드웨어 시스템 보안 장치에 관한 것으로, 하드웨어 블록은, CPU 및 PCI 브릿지의 보안 대상이 되는 보안 대상 블록과, 하드웨어 보안 메커니즘을 제공하며 하드웨어 시스템 버스를 통해 데이터 및 명령어에 대하여 안정성을 제공하면서 양방향 통신을 수행하는 하드웨어 보안 블록을 구비하며, 하드웨어 보안 블록은, 하드웨어 시스템 버스에 의해 연결된 보안 메커니즘을 제공하는 하드웨어 보안 블록간에 비밀키를 서로 노출시키지 않은 상태에서 키를 분배할 수 있도록 키 분배 프로토콜 구조를 갖는 키 분배 제어기와, 하드웨어 보안 블록 구성 요소들간의 동작을 제어하는 제어기와, 하드웨어 시스템 버스의 클록 동기화를 위해 선형 피드백 쉬프트 레지스터(Linear Feedback Shi ft Registe) 및 비대칭키 암호 알고리즘을 사용하여 자신의 비밀키를 노출시키지 않는 상태에서 서로 안전하게 분배된 키 값을 쉬프트 레지스터에 저장 및 출력시키는 유사 난수 발생기와, 유사 난수 발생기의 출력 값과 하드웨어 시스템 버스를 통과하는 데이터에 대하여 모듈라 2 덧셈 연산(modular-2 addition)을 수행하여 고성능 시스템 버스와 입출력 버스를 암호화하는 배타적 이진 연산기와, 비대칭키 암호 알고리즘 기반 RSA 암호 알고리즘 및 타원곡선 암호 알고리즘을 사용하여 비대칭으로 암호화하는 비대칭키 암호 모듈을 포함한다. 본 발명에 따른 하드웨어적인 시스템 보안 메커니즘은 사용자 인증 및 보안이 중요하게 생각되는 다양한 시스템, 예를 들면 디지털 게임기나 PDA, 셋탑 박스, IC 카드 등에 적용될 수 있다.
Abstract:
Disclosed is an encryption apparatus applying a KASUMI encryption algorithm. In the encryption apparatus, a round circuit is constructed through combination of an FL block with an FO block. The FL and FO blocks separate a secret key defined in the KASUMI encryption algorithm and provided from a secret key scheduler and 64-bit text data into 32-bit data, respectively, and perform specified encryption operation functions. The FO block is constructed through a multistage pipeline using a plurality of pipeline registers. The encryption apparatus has a low power consumption, and is small-sized in comparison to the conventional encryption apparatus using the MISTY or DES encryption algorithm. Also, the encryption apparatus can be applied to portable terminals and high-performance servers that require the low power consumption and the small size.
Abstract:
PURPOSE: An apparatus for encoding an elliptic curve is provided to enhance the security and the performance of electronic commercial transaction, electronic cash, identification and key management of an user, and an approval process system by using various elliptic curve protocols. CONSTITUTION: An elliptic curve encoding apparatus includes a register file portion(200), an elliptic curve processor calculation portion(400), an order comparator portion(500), an NAF(Non Adjacent Format) converter portion(100), and an elliptic curve processor control portion(300). The register file portion stores input data and output data to encode an elliptic curve. The elliptic curve processor calculation portion performs a calculation operation for the elliptic curve by using the stored data of the register file portion. The order comparator portion searches and compares the orders necessary for the calculation operation. The NAF converter portion supports the scalar multiplication calculation. The elliptic curve processor control portion generates a control signal to control a calculation operation mode of the elliptic curve processor.
Abstract:
PURPOSE: An encryption processing apparatus for a high speed radio network switch is provided to process much data at a time with high throughput and little response time and to process little data rapidly with a little delay time. CONSTITUTION: According to the encryption processing apparatus for a high speed radio network switch performing security processing and integrity verification encryption algorithm processing in the high speed radio network switch, a memory memorizing device part(101) stores input/output protocol packet or data and command and control signals extracted from the packet. A shared memory memorizing device part(102) stores a packet and a control signal and command and data extracted from the packet. A memory control part(105) performs input/output control and synchronization of the memory memorizing device part and the shared memory memorizing device part. An encryption processing device part(107) processes security and integrity verification encryption algorithm. An external input/output control part(108) controls external input/output. An external network interface block(109) performs packet analysis operation as to a packet received from an external network connection network, and transmits the analyzed packet to the encryption processing device part or the memory memorizing device part or the shared memory memorizing device part. And a central processing part(100) performs basic protocol analysis and packet processing, memory management, shared memory management and encryption processor control.
Abstract:
음란한 영상을 포함하는 유해 영상 콘텐츠를 실시간으로 판별함에 있어서, 무해성이 뚜렷한 영상을 고속으로 판별하여 미리 배제함으로써 작업 효율을 향상시키는 무해 프레임 필터 및 이를 포함하는 유해 영상 차단 장치, 무해 프레임을 필터링하는 방법이 개시된다. 본 발명에 따른 무해 프레임 필터는 상기 입력 영상에 대한 상기 피부 영역 후보 픽셀의 비율을 기반으로 무해 프레임을 1차적으로 필터링하는 1차 필터링부 및 상기 피부 영역 후보 픽셀을 대상으로 2차원 영상 공간에서의 분포 특성을 표현하는 BBP(Block Binary Patter) 히스토그램을 생성하고, 기정해진 학습 데이터와 상기 BBP 히스토그램을 비교함으로써 무해 프레임을 2차적으로 필터링하는 2차 필터링부를 포함한다.
Abstract:
본 발명은 표준 인터페이스를 탑재한 영상 수집 디바이스와 제조사 고유의 인터페이스를 가지는 영상 수집 디바이스들로 구성된 영상 보안 시스템일지라도 상호 운용이 가능한 영상 보안 시스템에서의 인터페이스 변환 장치 및 방법에 관한 것이다. 이를 위하여 본 발명의 실시 예에 따른 본 발명의 실시 예에 따른 인터페이스 변환 장치는 영상 수집 디바이스들 각각에 대한 표준 인터페이스 지원 여부 및 제조사별 고유 인터페이스 정보를 관리하는 디바이스 관리부와, 디바이스 관리부에서 관리되는 정보를 근거하여 제조사별 고유 인터페이스를 표준 인터페이스로 변환하거나 표준 인터페이스를 제조사별 고유 인터페이스로 변환하여 표준 인터페이스와 비표준 인터페이스를 갖는 영상 수집 디바이스들간 또는 영상 수집 디바이스들과 보안 관제 서버간의 상호 운용이 가능하도록 하는 인터페이스 변환부를 포함할 수 있다.
Abstract:
촬영부가 촬영한 영상에 포함된 일부 객체만을 암호화하고, 압축하여, 외부에서 이용 가능하도록 패킷 데이터로 변환하여 송출할 수 있는 부분 암호화 기능을 구비하는 네트워크 촬영 장치를 제공한다. 부분 암호화 기능을 구비하는 네트워크 촬영 장치는, 촬영부로부터 디지털 영상 데이터를 수신하고 디지털 영상 데이터에 포함된 복수의 객체를 분석하여 객체 정보 데이터를 생성하는 객체 정보 추출부, 디지털 영상 데이터를 압축 데이터로 가공하는 영상 압축부, 및 객체 정보 추출부로부터 수신한 객체 정보 데이터 중 암호화 대상 객체 정보 데이터를 검색하고, 영상 압축부로부터 수신한 압축 데이터의 요소 중 암호화 대상 객체 정보 데이터에 대응하는 데이터 요소만을 암호화하여 암호화된 압축 데이터를 생성하여 송출하는 암호화부를 포함한다.