-
-
-
公开(公告)号：KR100155334B1
公开(公告)日：1998-11-16
申请号：KR1019950054546
申请日：1995-12-22
Applicant: 한국전자통신연구원
Inventor： 박항구 , 신동관 , 이정구 , 이동욱 , 방승찬 , 박형래 , 김진업 , 김선영 , 오현서 , 강법주 , 김성락 , 송평중 , 이헌 , 한기철 , 이혁재 , 한영남
IPC: H04J13/12
Abstract: 본 발명은 개인휴대통신시스템의 광대역 CDMA 무선접속장치에 관한 것으로서, 음성코딩방식을 가변율 CELP를 사용하면서 시그널링 정보가 있을때만 시그널링 정보를 전송하는 시그널링 액티비티(Activity)와 통화 채널의 트래픽이 있을때만 파일럿을 전송하는 버스트 파일럿 개념을 적용하여 채널용량을 증가시켰으며, 하다마드 코드쌍(Hadamard Code Pair) 개념을 사용하며 최대 전송속도가 64kbps까지 제공되는 1.8GHz~2GHz 대역의 개인휴대통신시스템의 광대역 CDMA 무선접속장치를 제공하기 위한 것이다.
-
公开(公告)号：KR1019960027491A
公开(公告)日：1996-07-22
申请号：KR1019940036327
申请日：1994-12-23
Applicant: 한국전자통신연구원
Inventor： 신동관
IPC: H04B7/216
Abstract: 본 발명은 CDMA 이동통신 시스템의 역방향 링크에서 사용되는 하다마드 복조기의 새로운 구현에 관한 것으로, 입력 신호는 하다마드 상관기군에 인가되며 상기한 하다마드 상관기군의 N개의 출력들은 각각 모순율 계산기의 입력군과 순서쌍 비교기에 하나의 입력군에 인가되며 상기 모순율 계산기의 N개의 출력은 상기한 순서쌍 비교기의 나머지 한 입력군에 인가되며 상기 순서쌍 비교기의 출력은 상기 모순율 계산기에 귀환 입력되며 상기한 모순율 계산기의 한 입력은 신호전력 추정기의 출력으로부터 인가된다.
또한 상기한 신호전력 추정기의 입력은 적절한 수단에 의하여 얻어진다.
이와같이 구성되어 종래의 최대 유사도 복조 개념이 아닌 모순율을 이용한 하다마드 복조기의 구현이 이루어져 하드웨어의 간단화 뿐만 아니라 성능면에서도 좋은 복조기능을 수행할 수 있게 되었다.-
公开(公告)号：KR1019960009453B1
公开(公告)日：1996-07-19
申请号：KR1019940002469
申请日：1994-02-08
Applicant: 한국전자통신연구원
IPC: H04B7/216
Abstract: The demodulator includes a multiplier(8) for receiving a signal which is outputted from first and second squarers(5,6) and combined by a combiner(7) as one input, first and second quantifiers(9,10) for receiving I-channel and Q-channel signals which passed through first and second low passs filter(3,4) and outputting +1/-1, first and second envelop detectors(11,12) for receiving the I-channel and Q-channel signals respectively, a maximum value selecting circuit(13) for selecting larger one from the output values of the first and second envelop detectors(11,12), a multiplexer(14) for receiving the output signals of the first and second quantifiers and output signals of the first and second envelop detectors and supplying its output signal to the another input of the multiplier(8), and a number of determining circuits(17-17k) for outputting non-coherent maximum likehood demodulation value.
Abstract translation: 解调器包括一个乘法器（8），用于接收从第一和第二平方（5,6）输出并由组合器（7）作为一个输入组合的信号，第一和第二量词（9,10），用于接收I- 通过第一和第二低通滤波器（3,4）并输出+ 1 / -1，第一和第二包络检测器（11,12）的信道和Q信道信号分别用于接收I信道和Q信道信号 ，用于从第一和第二包络检测器（11,12）的输出值中选择较大值的最大值选择电路（13），用于接收第一和第二量测器的输出信号的多路复用器（14） 第一和第二包络检测器，并将其输出信号提供给乘法器（8）的另一输入端，以及用于输出非相干最大像素解调值的多个确定电路（17-17k）。
-
Patent Agency Ranking
-
公开(公告)号：KR1019950012954B1
公开(公告)日：1995-10-23
申请号：KR1019920026086
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: H03L7/00
Abstract: first and second multiplying units connected to signal input terminals, respectively; a first bandpass filter connected to the first multiplying unit; a first squaring unit connected to the first bandpass filter; a first lowpass filter connected to an output terminal of the first squaring unit; a first subtracting unit connected to an output terminal of the first lowpass filter; a first loop filter connected to an output terminal of the first subtracting unit; a first voltage controlled clock connected to an output terminal of the first loop filter; a second bandpass filter connected to an output terminal of the second multiplying unit; a second squaring unit connected to the second bandpass filter; a second lowpass filter connected to an output terminal of the second squaring unit; a second subtracting unit connected to an output terminal of the second lowpass filter; a second loop filter connected to an output terminal of the second subtracting unit; a second voltage controlled clock connected to an output terminal of the second loop filter; a pseudo-noise code generator whose input terminals are connected to the output terminals of the first and second voltage controlled clock generating units, and whose output terminals are connected to input terminals of the first and second multiplying units; a threshold voltage controlling unit whose input terminal is connected to the third output terminal of the pseudo-noise clock generating unit, and whose output terminals are connected to input terminals of the first and second subtracting units; and a third multiplying unit whose input terminals are connected to the signal input terminal and the fourth output terminal of the pseudo-noise clock generating unit, respectively, and to which output terminals output the output signals.
Abstract translation: 分别连接到信号输入端的第一和第二乘法单元; 连接到第一乘法单元的第一带通滤波器; 连接到第一带通滤波器的第一平方单元; 连接到第一平方单元的输出端的第一低通滤波器; 连接到第一低通滤波器的输出端的第一减法单元; 连接到第一减法单元的输出端的第一环路滤波器; 连接到第一环路滤波器的输出端的第一电压控制时钟; 连接到第二乘法单元的输出端的第二带通滤波器; 连接到第二带通滤波器的第二平方单元; 连接到第二平方单元的输出端的第二低通滤波器; 连接到第二低通滤波器的输出端的第二减法单元; 连接到所述第二减法单元的输出端的第二环路滤波器; 连接到第二环路滤波器的输出端的第二电压控制时钟; 伪噪声码发生器，其输入端连接到第一和第二压控时钟发生单元的输出端，并且其输出端连接到第一和第二乘法单元的输入端; 阈值电压控制单元，其输入端连接到伪噪声时钟发生单元的第三输出端，其输出端连接到第一和第二减法单元的输入端; 以及第三乘法单元，其输入端分别连接到伪噪声时钟产生单元的信号输入端和第四输出端，并且输出端输出输出信号。
-
公开(公告)号：KR1019940007545A
公开(公告)日：1994-04-27
申请号：KR1019920016328
申请日：1992-09-07
Applicant: 한국전자통신연구원
IPC: G01S13/66
Abstract: 확산대역 통신시스템 및 레이다 추적 시스템 등에서 올바른 신호 복원을 위해 초기동기 기능(PN code acquisition)및 동기추적 기능(PN code tracking)을 수행하는 장치에 관한 것으로, 동기추적을 수행하는 딜레이록 루프수단(DDL),타우 디처 루프 수단(TDL) 또는 더블 디처 루프수단(DDL)중 어느 하나로 구성되는 동기추적 수단(A) ; 상기 동기추적 수단(A)의 입출력단에 각각 연결되는 제1 및 제2임계치 결정 수단(threshold detector)(U7 및 U8); 상기 제1 및 제2임계치 결정수단(U7 및 U8)의 출력단에 각각 연결된 제1 및 제2준위변환 수단(level converter)(U15 및 U18); 상기 제1 및 제2준위 변환수단(U15 및 U18)의 출력단 및 초기상태 설정신호 입력단(ACQS)에 연결된 SR래치 수단(B1); 상기 SR 래치 수단(B1)의 출력단에 각각 연결된 제3 및 제4준위 변환수단(level converter)(U16 및 U17); 제3 및 제4준위 변환 수단(U16 및 U17)과 상기 동기추적 수단(A)의 입출력단에 입력단이 연결되고 그 출력단은 상기 동기추적 수단(A)의 일 입력단에 연결된 제1 및 제2가산수단(U9및 U10); 상기 SR 래치 수단(B)의 출력단과 상기 동기추적 수단(A)의 입력단 간에 연결된 논리합 수단(U21); 을 구비하고 있는 결합형 초기동기 및 동기 추적장치를 제공한다.
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.02 seconds)
