-
公开(公告)号：KR100139674B1
公开(公告)日：1998-07-01
申请号：KR1019950009261
申请日：1995-04-19
Applicant: 한국전자통신연구원
Inventor： 신동관
IPC: H04L27/233
Abstract: 종래에는 최대유사도복조 개념에 근거하여 복조기가 구현되었는데, 이는 복소수 형태로 구해진 상관값들 중에서 그 크기의 제곱값이 제일 큰 결과값을 갖는 행이 전송되었다고 가정하는 난코히어런트 하다마드 복조기이다. 수신된 복소수(complex)정보 중에서 단지 크기정보 Am만을 이용하고 있으며 위상정보 θm는 이용하지 않는 것이다. 그러나, 본 발명은 CDMA 이동통신 시스템의 역방향 링크에서 사용되는 하다마드 복조기의 새로운 구현에 관한 것으로서 위상정보를 복조과정중 최대값 선택 과정에 이용함으로써 그 성능을 개선시킨 난코히어런트 하다마드 복조기이다. 본 발명은 하다마드 상관기군(1), 최대값 선택기(2), 위상추정 및 처리기(3)으로 구성되어 복조 과정을 수행하는 것을 특징으로 한다. 본 발명의 구성은 병렬 구현뿐만 아니라 직렬 구현에도 마찬가지로 적용할 수 있다. 본 발명은 실제 CDMA 이동통신 시스템에 본 발명의 구성을 적용하면 약 20%의 채널용량 증대 효과를 가져옴을 시뮬레이션을 통해 확인할 수 있다.
-
公开(公告)号：KR1019970019126A
公开(公告)日：1997-04-30
申请号：KR1019950030652
申请日：1995-09-19
Applicant: 한국전자통신연구원
IPC: H03M13/00
Abstract: 본 발명에서는 비터비 복호기의 주요부분의 하나인 ACS부의 설계에 관한 것으로, 특히 순환길쌈 부호화의 중요관점인 구속장 K에 따라 변화하는 SMM(State Metric Memory)의 크기를 어드레싱 기법을 사용하여 최적화하기 위한 비터비(Viterbi) 복호기의 ACS를 위한 메모리 최적 구조에 관한 것이다.
-
-
公开(公告)号：KR1019950000338B1
公开(公告)日：1995-01-13
申请号：KR1019920016328
申请日：1992-09-07
Applicant: 한국전자통신연구원
IPC: G01S13/66
Abstract: The apparatus for recovering the signal correctly in the dispersing band communication or radar tracking system includes a delay lock loop means (DLL) tracking the PN, a PN tracking means (A) comprising either a tau dither loop (TDL) or a double dither loop (DDL), a pair of threshold detectors (U7,8) connected to input and output of the PN tracking means, a pair of level converters (U15,18) connected to outputs of the threshold detectors, a SR latch (B) means connected to output and acquisition signal input of the level converters, and another pair of level converters (U16,17) connected to output of the SR latch means.
Abstract translation: 用于在分散频带通信或雷达跟踪系统中正确恢复信号的装置包括跟踪PN的延迟锁定环路装置（DLL），PN跟踪装置（A）包括τ抖动环路（TDL）或双抖动环路 （DDL），连接到PN跟踪装置的输入和输出的一对阈值检测器（U7,8），连接到阈值检测器的输出的一对电平转换器（U15,18），SR锁存器（B）装置 连接到电平转换器的输出和采集信号输入，以及连接到SR锁存装置的输出的另一对电平转换器（U16,17）。
-
-
Patent Agency Ranking
公开(公告)号：KR1019900006967B1
公开(公告)日：1990-09-25
申请号：KR1019870013366
申请日：1987-11-26
Abstract: When an error occurs at retiming of a multiplexer (MUX) caused by uncertainity of the time difference between maximum (Tdmax) and minimum (Tdmin) time delays, clock of Tdmaxtl from division of read clock (S-3) by the (Tdmax/T+1) is provided to a synchronous transmitter (ST). The retimed data of (Tdmax/T+1) is multiplexed by alternative insertion so that the data error occured between the NUX and ST is removed.
Abstract translation: 当由最大（Tdmax）和最小（Tdmin）时间延迟之间的时间差的不确定性重新定时复用器（MUX）发生错误时，从读时钟（S-3）除以Tdmax / T + 1）被提供给同步发送器（ST）。 （Tdmax / T + 1）的重新定时数据通过替代插入被复用，使得在NUX和ST之间发生的数据错误被去除。
-
公开(公告)号：KR1019900005462B1
公开(公告)日：1990-07-30
申请号：KR1019870014929
申请日：1987-12-24
Inventor： 신동관
IPC: H03L1/00
Abstract: The circuit is for stabilising the oscillating frequency by direct compensation of the frequency. The circuit equips a delay element having small temperature and secular variation coefficients. The difference of the clock frequency of the main clock generator is detected and corresponding control signal is feedbacked for compensating the frequency variation. To minimise the error caused during the gating period of a gating pulse generator (8), the ratio of the reference clock period against the delay time is reduced by using a frequecny multiplier (3) or a delay element having enough delay time.
Abstract translation: 该电路用于通过频率的直接补偿来稳定振荡频率。 该电路配备了具有较小温度和长期变化系数的延迟元件。 检测主时钟发生器的时钟频率的差异，反馈相应的控制信号以补偿频率变化。 为了最小化在门控脉冲发生器（8）的门控周期期间引起的误差，通过使用频率乘法器（3）或具有足够的延迟时间的延迟元件来减小参考时钟周期与延迟时间的比率。
-
-
公开(公告)号：KR1019880008575A
公开(公告)日：1988-08-31
申请号：KR1019860011546
申请日：1986-12-30
Applicant: 한국전자통신연구원
IPC: H04L25/493 , H04L25/40
Abstract: 내용 없음.
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.021 seconds)
