公开(公告)号：KR100091689B1

公开(公告)日：1995-11-15

申请号：KR1019920014228

申请日：1992-08-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 오돈성 ,  장문수 ,  신동진 ,  이충근 ,  이헌

IPC: H04M7/00

公开(公告)号：KR1019950013309A

公开(公告)日：1995-05-17

申请号：KR1019930021725

申请日：1993-10-19

Applicant: 한국전자통신연구원

Inventor： 오돈성 ,  신동진 ,  이영대 ,  양태준

IPC: H04Q11/04

Abstract: 본 발명은 전화망 방향제거 장치 및 방법에 관한 것으로, 기존 상용 반향제거의 복잡한 중계선 인터페이스ghl호, 시그날링 인터페이스회로, 디스에이블링회로 등이 필요없고, 반향제거가 필요한 중계선이 24채널을 수용하는 T1방식(1.544Mbps)과 32채널인 (2.048Mbps)중 어떤 방식을 사용하더라도 관계없으며, 즉 중계선의 방식에 상관없이 타임스위치와 연동하여 동작할수 있는 반향제거기를 실현할 수 있어서 경계적이 반향제거기를 구성할수 있다. 또한, 중계선상에 위치하지 않으므로서 중계선의 신뢰도를 저하시키지 않고, 반향제거가 필요한 때만 타임스위치와 연동시켜 반향제거를 하므로서, 상대적으로 적은 반향제거기를 가지고 효율적으로 반향제거를 할수 있어서 경제적이고, 또한 반향제거기와 타임스위치가 연동되어 반형제거를 수행하므로서 반향제거기를 중계선 채널 위치에 관계없이 스위치 제어 프로세서의소프트웨어에 의한 임의 배정이 가능하기 때문에 반향제거기의 고장에 신축적으로 대처할 수 있고, N+1 리던던스(Rrdundance)등으로 전체적인 시스템 신뢰도 향상이 가능하도록 하는 효과가 있다.

公开(公告)号：KR100057484B1

公开(公告)日：1992-12-21

申请号：KR1019890011510

申请日：1989-08-12

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 오돈성 ,  강구홍 ,  박권철

IPC: H04M3/00 ,  H04Q11/04

公开(公告)号：KR100057482B1

公开(公告)日：1992-12-21

申请号：KR1019890011508

申请日：1989-08-12

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 오돈성 ,  강구홍 ,  박권철

IPC: H04Q1/20 ,  H04Q11/04

公开(公告)号：KR100055111B1

公开(公告)日：1992-10-05

申请号：KR1019890012180

申请日：1989-08-26

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 오돈성 ,  강구홍 ,  박권철

IPC: H04Q1/20 ,  H04Q11/04

公开(公告)号：KR1019920005065B1

公开(公告)日：1992-06-26

申请号：KR1019890012183

申请日：1989-08-26

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 오돈성 ,  강구홍 ,  박권철

IPC: H04Q1/20 ,  H04Q11/04

Abstract: A time switch communication path test command is received from a processor, and then, tests are performed on the normality of a testing and maintenance means (TTMA) and a control memory (TCMA). If they are normal, the operation proceeds, while if any one of them is abnormal, the abnormality is reported to a higher level. A testing line for the test of the comuncation path of the time switch unit is set in the control memory (TCMA), and the test pattern is transmitted through a testing line by controlling the testing and maintenance means (TTMA) and the control memory (TCMA). Then tests are carried out, and the test results are reported to a higher level.

Abstract translation: 从处理器接收时间切换通信路径测试命令，然后根据测试和维护手段（TTMA）和控制存储器（TCMA）的正常性执行测试。 如果正常，操作进行，如果其中任何一个异常，则报告异常。 在控制存储器（TCMA）中设置用于测试时间切换单元的连接路径的测试线，并且通过测试和维护手段（TTMA）和控制存储器（TTMA） TCMA）。 然后进行测试，测试结果报告更高。

公开(公告)号：KR1019920005063B1

公开(公告)日：1992-06-26

申请号：KR1019890012181

申请日：1989-08-26

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 오돈성 ,  강구홍 ,  박권철

IPC: H04Q11/04

Abstract: The switch includes a plurality of second time switches (T0'- Tn'-1) which are so formed as to diplex each of first time switches (T-0Tn-1). A first diplexing means puts the first and second time switches in an active or standby position, and shifts them automatically when the status changes. Effective data bits are allocated on the first and second time switches and data links during the transmission of the between them, and the effective bits are monitored, thereby selecting a turned-on data from an appratus having the normal status. With the switch, the reliability of the apparatus is improved.

Abstract translation: 开关包括多个第二时间开关（T0'-Tn'-1），它们形成为使每个第一时间开关（T-0Tn-1）双工。 第一复用装置将第一和第二时间开关置于活动或待机位置，并且当状态改变时自动转换它们。 有效数据位在它们之间的传输期间在第一和第二时间交换机和数据链路上分配，并且有效位被监视，从而从具有正常状态的应用程序中选择接通的数据。 利用开关，改善了装置的可靠性。

公开(公告)号：KR1019920001858B1

公开(公告)日：1992-03-05

申请号：KR1019890011511

申请日：1989-08-12

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 오돈성 ,  강구홍 ,  박권철

IPC: H04Q11/04

Abstract: The time switch interchanges 4096 time slots by making the clock frequency to be 8.192 MHz. The time switch includes a first and a second double port SRAM (1,2) having address moudles (AL,AR) for storing the audio information data on the corresponding addresses by time slot units, a control memory (3) for sending read address signal to the address module (AR), and a timing circuit (4) for sending write address signal to the address module (AL). The speed of the clock signal transmitted from the timing circuit to the address module (AL) is 8.192 MHz. The data reading from the SRAM (1,2) is sequencial process but the data writing on the RAM is random process.

Abstract translation: 时钟开关通过使时钟频率为8.192 MHz来互换4096个时隙。 该时间切换器包括具有地址moudles（AL，AR）的第一和第二双端口SRAM（1,2），用于通过时隙单元在对应的地址上存储音频信息数据;控制存储器（3），用于发送读取地址 信号到地址模块（AR），以及定时电路（4），用于向地址模块（AL）发送写入地址信号。 从定时电路发送到地址模块（AL）的时钟信号的速度为8.192MHz。 来自SRAM（1,2）的数据读取是顺序处理，但RAM上的数据写入是随机过程。

公开(公告)号：KR100047226B1

公开(公告)日：1991-12-26

申请号：KR1019880016772

申请日：1988-12-14

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 오돈성

IPC: H04L1/00 ,  H04L7/00

公开(公告)号：KR1020150082082A

公开(公告)日：2015-07-15

申请号：KR1020140161112

申请日：2014-11-18

Applicant: 한국전자통신연구원

Inventor： 정형석 ,  송호영 ,  오돈성 ,  전경규 ,  김영진 ,  류호용 ,  안치득

IPC: H04L12/901

CPC classification number: H04L67/327 ,  H04L69/02

Abstract: 본발명에따른네트워크서비스시스템은 ICN(Information Centric Networking) 프로토콜과인터넷프로토콜의패킷을선택적으로제공하는단말, 단말로부터제공된패킷이 ICN 프로토콜패킷또는인터넷프로토콜패킷에해당되는지를식별하여식별된패킷종류에따라서상이한경로로패킷을전달하는스마트 DU(Digital unit), 및스마트 DU로부터 ICN 프로토콜패킷을전달받아콘텐츠를제공하는 ICN 노드를포함한다.

Abstract translation: 根据本发明，网络服务系统包括：选择性地提供信息中心网络（ICN）协议和互联网协议的分组的终端; 智能数字单元（DU），其识别由终端提供的分组是否是ICN协议分组或互联网协议分组，并且通过在所识别的分组的种类上变化的路径来发送分组; 以及从智能DU接收ICN协议分组并提供内容的ICN节点。