컴팩트 다중입출력 안테나 기반 빔포밍 장치 및 그 방법
    31.
    发明公开
    컴팩트 다중입출력 안테나 기반 빔포밍 장치 및 그 방법 审中-实审
    基于紧凑型多输入/输出天线的波束形成设备及其方法

    公开(公告)号:KR1020170071320A

    公开(公告)日:2017-06-23

    申请号:KR1020150179521

    申请日:2015-12-15

    Abstract: 컴팩트다중입출력안테나기반빔포밍장치및 그방법이개시된다. 일실시예에따른빔포밍장치는, 컴팩트다중입출력안테나를통해송수신되는신호를획득하는송수신부와, 빔포밍을위한빔 패턴세트가저장되는메모리와, 빔패턴세트를설정하고빔 패턴들에대해상기송수신부를통해송수신되는신호의품질을측정하여각 빔패턴의신호특성을상기메모리에저장하고신호품질에기반하여빔 패턴을선택하고선택된빔 패턴으로빔포밍을수행하는프로세서를포함한다.

    Abstract translation: 公开了一种紧凑的基于多输入/输出天线的波束形成设备和方法。 根据实施例的波束形成装置中,设置发送和接收单元,和存储器,其中设置的波束图案被存储为波束形成,设置为获得信号经由紧凑MIMO天线被发送和接收到的波束图案,所述波束图案 和其测量发送和接收通过所述发送和接收的信号存储在存储器中的波束图案的特性的信号的质量的处理器,并基于所述信号质量的波束图案,并执行波束成形,以所选择的波束图案。

    왜곡 보상 장치
    32.
    发明公开
    왜곡 보상 장치 审中-实审
    失真补偿装置

    公开(公告)号:KR1020140076144A

    公开(公告)日:2014-06-20

    申请号:KR1020120144355

    申请日:2012-12-12

    Inventor: 조권도 오정훈

    CPC classification number: H03F1/3247 H03F3/24 H04L27/26

    Abstract: The present invention relates to a distortion correcting device. The present invention relates to technology capable of constantly maintaining linearization performance regardless of a set value of a target gain with regard to a power amplifier by extracting a specific curve of the power amplifier after a single tone signal is inserted into a protection band of an OFDM symbol. The distortion correcting device according to the present invention includes an OFDM modulation unit and an RF transmitting unit.

    Abstract translation: 失真校正装置技术领域本发明涉及一种失真校正装置。 本发明涉及能够通过在将单个音调信号插入到OFDM的保护频带之后提取功率放大器的特定曲线,而不管关于功率放大器的目标增益的设定值如何,不断维持线性化性能的技术 符号。 根据本发明的失真校正装置包括OFDM调制单元和RF发送单元。

    이동 멀티홉 릴레이를 이용한 상향 액세스 링크 전력 제어방법 및 그 시스템
    33.
    发明授权
    이동 멀티홉 릴레이를 이용한 상향 액세스 링크 전력 제어방법 및 그 시스템 有权
    使用移动多跳中继的接入 - 上行链路功率控制方法及其系统

    公开(公告)号:KR101386211B1

    公开(公告)日:2014-04-17

    申请号:KR1020070040971

    申请日:2007-04-26

    Abstract: 이동 멀티홉 릴레이를 이용한 상향 액세스 링크 전력 제어 방법 및 그 시스템이 개시된다. 기지국이 상향 액세스 링크의 전력 제어 주체를 자신으로 결정한 경우, 멀티홉 릴레이로부터 보고받는 채널품질특성정보를 기초로 액세스 링크의 전력 제어를 위한 메시지를 생성하여 단말로 전송하고, 기지국이 상향 액세스 링크의 전력 제어 주체를 멀티홉 릴레이로 결정한 경우, 멀티홉 릴레이가 채널품질특성정보를 기초로 액세스 링크의 전력 제어를 위한 메시지를 생성하여 단말로 전송함으로써, 상향 액세스 링크의 전력 제어를 고속으로 할 수 있다.
    이동 멀티홉 릴레이, 상향 액세스 링크, 채널품질

    증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법
    34.
    发明公开
    증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법 无效
    用于防止放大器输出分散的数字预测补偿装置及其使用方法

    公开(公告)号:KR1020130063653A

    公开(公告)日:2013-06-17

    申请号:KR1020110130136

    申请日:2011-12-07

    Inventor: 오정훈 정재호

    CPC classification number: H03F1/3247 H03F1/3258 H03F3/24

    Abstract: PURPOSE: A digital predistortion compensating apparatus for preventing divergence of an output of an amplifier and a method using the same are provided to secure the linearity of the amplifier by preventing diverging the output of the amplifier. CONSTITUTION: A digital predistortion compensating apparatus(10) includes a digital predistortion filter, a power amplifier(40), and a filter coefficient control unit. The digital predistortion filter receives a predistortion coefficient and predistorts an input signal. The power amplifier amplifies an output of a predistorter. The filter coefficient control unit receives a coupled signal among the input signal and the output of the power amplifier, performs a previously stored algorithm, calculates a filter coefficient and provides the filter coefficient to the digital predistortion filter. [Reference numerals] (10) DPD compensator; (100) DPP filter; (220) DPD algorithm execution unit; (240) Filter coefficient providing unit; (30) RF up converter; (40) Power amplifier; (50) RF down converter

    Abstract translation: 目的:提供一种用于防止放大器的输出发散的数字预失真补偿装置及其使用方法,以通过防止放大器的输出发散来确保放大器的线性度。 构成:数字预失真补偿装置(10)包括数字预失真滤波器,功率放大器(40)和滤波器系数控制单元。 数字预失真滤波器接收预失真系数并预调制输入信号。 功率放大器放大预失真器的输出。 滤波器系数控制单元接收输入信号和功率放大器的输出之间的耦合信号,执行先前存储的算法,计算滤波器系数,并将滤波器系数提供给数字预失真滤波器。 (附图标记)(10)DPD补偿器; (100)DPP过滤器; (220)DPD算法执行单元; (240)滤波系数提供单元; (30)RF上变频器; (40)功率放大器; (50)射频下变频器

    다중 안테나 시스템에서의 디지털 전치 왜곡 전력 증폭 장치
    35.
    发明公开
    다중 안테나 시스템에서의 디지털 전치 왜곡 전력 증폭 장치 无效
    在多个天线系统中进行预失真的装置

    公开(公告)号:KR1020120070145A

    公开(公告)日:2012-06-29

    申请号:KR1020100131579

    申请日:2010-12-21

    CPC classification number: H03F1/32 H04B1/62 H04B7/0619

    Abstract: PURPOSE: A digital pre-distortion(DPD) amplifying device in a multiple antenna system is provided to prevent the increase of system sizes and costs by sharing a DPD feedback path and a DPD algorithm processing part. CONSTITUTION: Correcting parts(411 to 414) pre-distort input signals to be output and output the pre-distorted signals through antennas(441 to 444). Power amplifiers(431 to 434) are in connection with the correcting parts and amplify and output the pre-distorted signals. A distorted information extractor(450) extracts distorted information from feedback signals from the power amplifiers and from the input signals and output the distorted information to the correcting parts.

    Abstract translation: 目的:提供多天线系统中的数字预失真(DPD)放大装置,以通过共享DPD反馈路径和DPD算法处理部分来防止系统尺寸和成本的增加。 构成:校正部分(411至414)预失真输出信号以输出,并通过天线输出预失真信号(441至444)。 功率放大器(431至434)与校正部分相连,并放大并输出预失真信号。 失真的信息提取器(450)从功率放大器和输入信号的反馈信号中提取失真的信息,并将失真的信息输出到校正部分。

    포락선 왜곡 감소 전력 증폭 장치
    36.
    发明公开
    포락선 왜곡 감소 전력 증폭 장치 无效
    降低功率放大器环境变形的装置

    公开(公告)号:KR1020120070143A

    公开(公告)日:2012-06-29

    申请号:KR1020100131577

    申请日:2010-12-21

    Inventor: 오정훈 김준형

    CPC classification number: H03F1/3247 H03F1/0222 H03F1/025

    Abstract: PURPOSE: An apparatus for reducing envelope distortion in a power amplifier is provided to eliminate a discontinuous properties from an envelope signal by applying a predistorter to an ET(Envelope Tracking) power amplifier. CONSTITUTION: A power amplifier comprises a power amplifier amplifying an input signal to be wirelessly transmitted through an antenna, a bias changing device changing a voltage of a bias signal according to a size of the input signal, and a DPD(Digital Pre-Distorter) performing predistortion. An envelop generation device comprises a signal size generation unit(710) and a correction unit(720). The signal size generation unit generates a size of a pre-distorted input signal. The signal size generation unit generates a pre-distorted envelope signal. The correction unit revises the generated envelope signal.

    Abstract translation: 目的:提供一种用于减小功率放大器中的包络失真的装置,通过将预失真器应用于ET(信封跟踪)功率放大器来消除来自包络信号的不连续特性。 构成:功率放大器包括放大要通过天线无线传输的输入信号的功率放大器,根据输入信号的大小改变偏置信号的电压的偏置改变装置和DPD(数字预压型器) 执行预失真。 信封产生装置包括信号尺寸生成单元(710)和校正单元(720)。 信号尺寸生成单元生成预失真输入信号的大小。 信号尺寸生成单元生成预失真包络信号。 校正单元修正生成的包络信号。

    PAPR 저감 장치 및 PAPR 저감을 위한 직교 주파수 분할 다중화 시스템
    37.
    发明公开
    PAPR 저감 장치 및 PAPR 저감을 위한 직교 주파수 분할 다중화 시스템 无效
    用于减小峰值以平均功率比和正交频分多路复用系统的装置,用于减小峰值以平均功率比

    公开(公告)号:KR1020110067872A

    公开(公告)日:2011-06-22

    申请号:KR1020090124647

    申请日:2009-12-15

    CPC classification number: H04L27/2623 H04L27/2628

    Abstract: PURPOSE: A PAPR(Peak to Average Power Ratio) reduction apparatus and orthogonal frequency division multiplexing system for the same are provided to reduce the PAPR phenomenon of a signal that is modulated in two or more modulation methods. CONSTITUTION: A clipping level determining unit(620) determines a clipping level for PAPR reduction based on complex modulation method information and average voltage of a modulated signal. A clipping unit(600) clips the signal which is complexly modulated to the determined clipping level. The clipping level determining unit receives the average voltage from a modulating unit. The clipping unit performs nonlinear clipping by using a log function.

    Abstract translation: 目的:提供一种PAPR(峰均功率比)降低装置及其正交频分复用系统,以减少以两种或多种调制方式调制的信号的PAPR现象。 构成:削波电平确定单元(620)基于复调制方法信息和调制信号的平均电压来确定用于PAPR降低的限幅电平。 剪切单元(600)将被复制调制的信号剪切到所确定的限幅电平。 限幅电平确定单元从调制单元接收平均电压。 剪辑单元通过使用日志功能执行非线性剪辑。

    전력 증폭기의 전치 왜곡 장치와 방법
    38.
    发明公开
    전력 증폭기의 전치 왜곡 장치와 방법 有权
    功率放大器的预失真装置及其方法

    公开(公告)号:KR1020110030287A

    公开(公告)日:2011-03-23

    申请号:KR1020100062781

    申请日:2010-06-30

    Abstract: PURPOSE: A pre-distortion device of a power amplifier and a method thereof are provided to fix a bias voltage of a power amplifier while a complex correction coefficient is updated, thereby distortion of a signal outputted from the power amplifier. CONSTITUTION: A pre-distortion unit(210) calculates the size of an input signal. The pre-distortion unit generates a pre-distortion signal of the input signal by outputting a complex correction coefficient corresponding to the size of the input signal. The pre-distortion unit provides the generated pre-distortion signal as input of the power amplifier. A complex correction coefficient updating unit(240) generates an error signal by comparing an output signal with the input signal of the power amplifier. The complex correction coefficient updating unit updates the complex correction coefficient to minimize the size of the generated error signal. The pre-distortion unit provides a fixed bias voltage value to the power amplifier while the complex correction coefficient is updated.

    Abstract translation: 目的:提供功率放大器的预失真装置及其方法,以在复位校正系数更新时固定功率放大器的偏置电压,从而从功率放大器输出的信号失真。 构成:预失真单元(210)计算输入信号的大小。 预失真单元通过输出与输入信号的大小对应的复数校正系数,生成输入信号的预失真信号。 预失真单元提供所产生的预失真信号作为功率放大器的输入。 复数校正系数更新单元(240)通过将输出信号与功率放大器的输入信号进行比较来产生误差信号。 复数校正系数更新单元更新复数校正系数以最小化所生成的误差信号的大小。 预失真单元向功率放大器提供固定的偏置电压值,同时更新复数校正系数。

    유한체 내에서 역원 계산 장치
    39.
    发明授权
    유한체 내에서 역원 계산 장치 有权
    用于计算乘法反转的装置和方法

    公开(公告)号:KR100926828B1

    公开(公告)日:2009-11-12

    申请号:KR1020070098703

    申请日:2007-10-01

    Abstract: 본 발명은 유한체 내에서 역원 계산 장치 및 방법에 관한 것이다.
    외부로부터 입력되는 원시 원소에 대하여 유한체 지수승 블록 및 곱셈 블록으로 구성된 지수승 연산부를 이용하여 임의의 원소에 대한 역원을 계산함으로써, 하드웨어의 자원을 절약할 수 있을 뿐만 아니라, 역원을 구하는 연산 속도도 증가시킬 수 있다.
    유한체, 곱셈, 역원, 표준기저

    역믹스컬럼블록 장치 및 이를 이용한 곱셈연산방법
    40.
    发明授权
    역믹스컬럼블록 장치 및 이를 이용한 곱셈연산방법 有权
    MixColum块装置及其乘法计算方法

    公开(公告)号:KR100840944B1

    公开(公告)日:2008-06-24

    申请号:KR1020060122860

    申请日:2006-12-06

    CPC classification number: H04L9/0631 H04L2209/12

    Abstract: 본 발명은 역믹스컬럼블록 장치 및 이를 이용한 곱셈연산방법에 관한 것이다.
    본 발명에 따르면, 역믹스컬럼블록 장치는 비트 단위의 입력 데이터를 바이트 단위로 저장하여 출력하는 저장부, 저장부로부터 입력받은 입력 바이트에 대한 16진수 값인 {01}, {02}, {04} 및 {08} 곱셈연산을 수행하여 출력하는 제1 곱셈연산 블록부, 제1 곱셈연산 블록부로부터 입력받은 {01}, {02}, {04} 및 {08} 곱셈연산 결과를 이용하여 {09}, {0b}, {0d} 및 {0e} 곱셈연산을 수행하여 출력하는 제2 곱셈연산 블록부 및 제2 곱셈연산 블록부로부터 입력받은 {09}, {0b}, {0d} 및 {0e} 곱셈연산 결과에 대한 배타적 논리합 연산을 수행하여 출력 바이트를 출력하는 배타적 논리합 연산부를 포함한다.
    이와 같이, 곱셈기로 구성된 역믹스컬럼블록 장치를 간단한 하드웨어로 구현함으로써 암호화 성능을 향상시켜, 소형, 저전력 휴대기기에 쉽게 적용할 수 있다.
    AES, 복호화, 역믹스컬럼블록,

Patent Agency Ranking