박막저항의 저항값 보정 기능을 가진 50 오옴 단락 장치 및 그를 이용한 무선주파수 회로용 가변 저항 장치
    31.
    发明授权
    박막저항의 저항값 보정 기능을 가진 50 오옴 단락 장치 및 그를 이용한 무선주파수 회로용 가변 저항 장치 失效
    具有薄膜电阻值公差补偿功能的50欧姆终端电路和RF电路的可变电阻器

    公开(公告)号:KR100706612B1

    公开(公告)日:2007-04-12

    申请号:KR1020050123772

    申请日:2005-12-15

    Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
    본 발명은 박막저항의 저항값 보정 기능을 가진 50 오옴 단락 장치 및 그를 이용한 무선주파수 회로용 가변 저항 장치에 관한 것임.
    2. 발명이 해결하려고 하는 기술적 과제
    본 발명은 박막저항의 특성상 얇은 평면구조 때문에 공정에 의해 필연적으로 발생하는 박막저항값의 오차를 줄이기 위해서 박막저항 공정 중에 추가적인 공정없이 와이어 본딩의 연결 상태에 따라 저항값이 결정되어 오차 값을 보상할 수 있는 50 오옴 단락 장치와 간단한 구조의 박막저항 회로를 이용하여 수백 가지의 저항값을 본딩의 연결 상태에 따라 변화시킬 수 있는 RF 회로용 가변저항 장치를 제공하는데 그 목적이 있음.
    3. 발명의 해결방법의 요지
    본 발명은 박막저항의 저항값 보정 기능을 가진 50 오옴 단락 장치에 있어서, 접지와 연결하여 소정값의 저항을 배치하여 제1 노드와 연결하고, 상기 제1 노드와 직렬로 소정값의 저항을, 병렬로 소정값의 저항 2개를 배치하고, 상기 병렬 연결된 저항 2개 각각의 끝 부분에 차후 상호 연결을 위한 제1 패드를 배치하며, 상기 직렬 연결된 소정값의 저항 끝 부분의 제2 노드에서 상기 제1 노드와 마찬가지로 직렬 저항과 병렬 저항 2개를 배치하고, 각각의 끝 부분을 제2 패드로 구성되는 것을 특징으로 함.
    4. 발명의 중요한 용도
    본 발명은 고주파 통신 부품 등에 이용됨.
    50 오옴 단락, 박막저항, 와이어 본딩, 가변 저항

    고전력 고격리도 특성을 갖는 흡수형 RF 스위치
    32.
    发明授权
    고전력 고격리도 특성을 갖는 흡수형 RF 스위치 失效
    吸收具有高功率和高隔离特性的RF开关

    公开(公告)号:KR100611107B1

    公开(公告)日:2006-08-09

    申请号:KR1020050053565

    申请日:2005-06-21

    Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
    본 발명은 고전력 고격리도 특성을 갖는 흡수형 RF 스위치에 관한 것임.
    2. 발명이 해결하려고 하는 기술적 과제
    본 발명은 다수의 트랜지스터를 병렬 접지 형태로 연결하고 상기 트랜지스터 사이에 공진기를 삽입함으로써 고전력, 고격리도, 입출력 임피던스 정합 특성을 동시에 만족시키는 RF 스위치를 제공하는데 그 목적이 있음.
    3. 발명의 해결방법의 요지
    본 발명은, RF 스위치로서, RF(Radio Frequency) 전송선로에 병렬 접지로 연결된 다수의 트랜지스터; 및 상기 다수의 트랜지스터 사이에 연결되어 상기 트랜지스터가 단락될 때 입출력 단자 간에 개방회로를 형성하여 삽입 손실을 증가시키는 다수의 공진기를 포함함.
    4. 발명의 중요한 용도
    본 발명은 초고주파 및 마이크로파 대역의 통신 장치 등에 이용됨.
    RF 스위치, 고전력, 고격리도, 트랜지스터, 공진기

    Abstract translation: 1.权利要求书中描述的发明所属的技术领域

    도허티 증폭기
    33.
    发明公开
    도허티 증폭기 审中-实审
    DOHERTY放大器

    公开(公告)号:KR1020150043037A

    公开(公告)日:2015-04-22

    申请号:KR1020130121978

    申请日:2013-10-14

    Inventor: 장동필

    CPC classification number: H03F1/0288 H03F1/56 H03F3/602 H03F2200/543

    Abstract: 도허티증폭기는상하대칭인캐리어증폭기및 피킹증폭기를포함할수 있다. 피킹증폭기에저전력입력신호가입력되거나상기피킹증폭기에대한입력신호가차단될때, 상기피킹증폭기의출력임피던스는스미스차트의 1 사분면에위치할수 있다. 피킹증폭기의출력임피던스가스미스차트의 1 사분면상에위치함으로써옵셋선로의길이를줄일수 있고, 도허티증폭기의소형화가달성되고, 도허티증폭기의효율이향상될수 있다.

    Abstract translation: 多赫蒂放大器可以包括其顶部和底部是对称的载波放大器和峰值放大器。 当低电平输入信号输入峰值放大器时,或当峰值放大器的输入信号被阻塞时,峰值放大器的输出阻抗可能位于史密斯圆图的第一个象限。 由于峰值放大器的输出阻抗位于史密斯圆图的第一个象限,所以可以减小偏移线的长度,可以使Doherty放大器变小,从而提高Doherty放大器的效率。

    통신 시스템에서 신호 송수신 장치
    34.
    发明授权
    통신 시스템에서 신호 송수신 장치 有权
    通信系统中发送/接收信号的装置

    公开(公告)号:KR101205720B1

    公开(公告)日:2012-11-28

    申请号:KR1020100051083

    申请日:2010-05-31

    CPC classification number: Y02D70/40

    Abstract: 본 발명은 무선 신호의 송신 및 수신을 위한 장치에 관한 것으로, 더욱 상세하게는 레이더 또는 위상 배열 안테나 시스템에서 무선 신호의 송신 및 수신을 위한 장치에 관한 것이다.
    본 발명의 일 실시 예에 따른 장치는, 통신 시스템에서 다기능 칩으로 구현된 신호 송수신 장치에 있어서, 송신 모드 및 수신 모드에서 송수신되는 신호를 증폭하는 복수의 증폭기들; 상기 증폭된 신호의 위상을 변화시키는 위상 천이기; 상기 증폭된 신호의 크기를 변화시키는 감쇠기; 상기 송신 모드 및 상기 수신 모드에 따라, 상기 증폭기들, 상기 위상 천이기, 및 상기 감쇠기를 송신 경로 및 수신 경로로 각각 스위칭하는 제1스위치; 상기 송신 모드에서 상기 증폭된 신호를 증폭하여 안테나로 출력하는 구동 증폭기; 상기 증폭기들과 상기 구동 증폭기에 전원을 인가하는 바이어스 회로부; 상기 구동 증폭기와 상기 바이어스 회로부 간을 스위칭하는 제2스위치; 및 상기 송신 모드 및 상기 수신 모드에 따라, 상기 위상 천이기, 상기 감쇠기, 상기 제1스위치, 및 상기 제2스위치로 모드 전환 신호를 출력하는 변환기를 포함한다.

    Abstract translation: 目的:提供用于收发信号的装置及其控制方法,以通过防止不必要的电力浪费来降低多功能芯片的热值。 构成:串行/并行转换器(412)转换用于放大,相位转换和可变减小第一开关和收发公共路径单元的串行信号。 串行/并行转换器将转换的并行信号提供给第一开关和收发公共单元的每个元件。 潜水放大器(410)放大提供给天线的信号。 第二个开关提供或阻止驱动放大器的电源。 偏置电路(411)仅在向驱动放大器发送信号时控制第二开关供电。

    리액티브 피드백을 이용한 광대역 능동 벌룬 및 밸런스드믹서
    35.
    发明授权
    리액티브 피드백을 이용한 광대역 능동 벌룬 및 밸런스드믹서 有权
    宽带BANDUN和平衡混合器使用反应反馈

    公开(公告)号:KR100799590B1

    公开(公告)日:2008-01-30

    申请号:KR1020060122547

    申请日:2006-12-05

    CPC classification number: H03H11/32

    Abstract: A broadband active balun and a balanced mixer using a reactive feedback are provided to reduce a phase error of two output terminals of the balun by forming a reactive feedback circuit which inserts an inductor between a drain and a source of a common gate FET(Field-Effect Transistor). A broadband active balun using a reactive feedback includes a common gate FET(Field-Effect Transistor)(602), a reactive impedance element(106,107), and a common source FET(101). The common gate FET has a source electrode, a gate electrode, and a drain electrode. The source electrode is connected to an input terminal. The gate electrode is connected to a ground. The drain electrode is connected to a first output terminal. An end of the reactive impedance element is connected to the drain electrode of the common gate FET. The other end of the reactive impedance element is connected to any one of the gate electrode and the source electrode of the common gate FET. The common source FET has a gate electrode, a source electrode, and a drain electrode. The gate electrode is connected to the input terminal. The source electrode is connected to the ground. The drain electrode is connected to a second output terminal.

    Abstract translation: 提供了一种使用无功反馈的宽带有源平衡 - 不平衡变压器和平衡混频器,以通过形成一个电抗反馈电路来减小平衡 - 不平衡变换器的两个输出端子的相位误差,该反应电路在公共栅极FET的漏极和源极之间插入电感器(Field- 效应晶体管)。 使用无功反馈的宽带主动平衡 - 不平衡变换器包括公共栅极FET(场效应晶体管)(602),无功阻抗元件(106,107)和公共源FET(101)。 公共栅极FET具有源电极,栅电极和漏电极。 源电极连接到输入端子。 栅电极连接到地。 漏电极连接到第一输出端子。 无功阻抗元件的端部连接到公共栅极FET的漏极。 无功阻抗元件的另一端连接到公共栅极FET的栅电极和源电极中的任一个。 公共源FET具有栅电极,源电极和漏电极。 栅电极连接到输入端。 源电极连接到地。 漏电极连接到第二输出端。

    사각맴돌이 인덕터의 등가회로 구성방법
    36.
    发明授权
    사각맴돌이 인덕터의 등가회로 구성방법 失效
    方形涡流电感的等效电路结构

    公开(公告)号:KR100162769B1

    公开(公告)日:1999-01-15

    申请号:KR1019950054528

    申请日:1995-12-22

    Inventor: 안동식 장동필

    Abstract: 본 발명은 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로 특히, 인덕터 선로 간에 발생하는 결합 커패시턴스를 고려하여 임의의 유전체 기판과 임의의 조건에서 사용될 수 있는 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로, (식1)에 의해 입력측 및 출력측 인덕턴스를 구하는 제1과정; (식2)을 이용하여 사각맴돌이 인덕터가 가지는 내부저항을 입력측과 출력측에 배분하여 구하는 제2과정; (식3)을 이용하여 입력측과 출력측에 배분되는 병렬 커패시턴스 값을 구하는 제3과정; (식4)를 이용하여 등가회로상의 궤환(feedback) 커패시턴스를 구하는 4과정; (식5)을 이용하여 사각맴돌이 인덕터의 선로들간에 발생하는 위상 지연 효과를 고려하는 소자로서 50Ω의 특성임피던스를 가지는 전송선로의 길이를 구하는 제5과정; 및 (식6)을 이용하여 Tline을 등가의 병렬 커패시턴스로 변환하게 하는 제6과정으로 수행되는 것을 특징으로 한다.

    사각맴돌이 인덕터의 등가회로 구성방법

    公开(公告)号:KR1019970051508A

    公开(公告)日:1997-07-29

    申请号:KR1019950054528

    申请日:1995-12-22

    Inventor: 안동식 장동필

    Abstract: 본 발명은 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로 특히, 인덕터 선로 간에 발생하는 결합 커패시턴스를 고려하여 임의의 유전체 기판과 임의의 조건에서 사용될 수 있는 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로, (식1)에 의해 입력측 및 출력측 인덕턴스를 구하는 제1과정; (식2)을 이용하여 사각맴돌이 인덕터가 가지는 내부저항을 입력측과 출력측에 배분하여 구하는 제2과정; (식3)을 이용하여 입력측과 출력측에 배분되는 병렬 커패시턴스 값을 구하는 제3과정; (식4)를 이용하여 등가회로상의 궤환(feedback) 커패시턴스를 구하는 4과정; (식5)을 이용하여 사각맴돌이 인덕터의 선로들간에 발생하는 위상 지연 효과를 고려하는 소자로서 50Ω의 특성임피던스를 가지는 전송선로의 길이를 구하는 제5과정; 및 (식6)을 이용하여 Tline을 등가의 병렬 커패시턴스로 변환하게 하는 제6과정으로 수행되는 것을 특징으로 한다.

Patent Agency Ranking