公开(公告)号：KR1020070061236A

公开(公告)日：2007-06-13

申请号：KR1020060071647

申请日：2006-07-28

Applicant: 한국전자통신연구원

Inventor： 강태규 ,  정태식 ,  최우영 ,  김법중 ,  주범순

IPC: H04L12/28 ,  H04L12/24

CPC classification number: H04L47/2441 ,  H04L45/50 ,  H04L49/352

Abstract: A QoS-guaranteed switched router system is provided to construct a QoS-guaranteed network without having to change an existing Internet access network in constructing a broadband convergence network by providing flow-based packet classification and intelligent congestion control. The first and second line processing units(11,12) perform flow-based processing on an Internet protocol or multi-protocol label switch packet selectively received through a line interface of an n-gigabit Ethernet having the m number of ports or an m-gigabit Ethernet having the n number of ports according to each application. An application processing unit(13) downloads a booting process and software load data of the first and second line processing units(11,12), manages a system including alarm, log, statistics and performance monitoring by collecting management information from the first and second line processing units, and provides an external interface that is able to manage the system.

Abstract translation: 提供QoS保证的交换路由器系统，通过提供基于流的分组分类和智能拥塞控制，构建QoS保证网络，而无需通过构建宽带融合网络来改变现有的互联网接入网络。 第一和第二行处理单元（11,12）对通过具有m个端口的n吉比特以太网的线路接口选择性地接收的因特网协议或多协议标签交换机分组执行基于流的处理， 千兆以太网根据每个应用具有n个端口。 应用处理单元（13）下载第一和第二线路处理单元（11,12）的引导处理和软件加载数据，通过从第一和第二线路收集管理信息来管理包括警报，日志，统计和性能监视的系统 线路处理单元，并提供能够管理系统的外部接口。

公开(公告)号：KR100605610B1

公开(公告)日：2006-07-31

申请号：KR1020040103559

申请日：2004-12-09

Applicant: 한국전자통신연구원

Inventor： 정태식 ,  김대업 ,  주범순 ,  정해원

IPC: H04L1/00 ,  H04L1/20

CPC classification number: H04L25/03012 ,  H04L25/061

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는 데이터 수신 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 대역 제한된 전송 선로를 통과하여 입력되는 데이터 신호에 존재하는 심볼간 간섭(ISI : Inter-Symbol Interference) 정도에 따라 입력 데이터의 논리값을 결정하기 위한 기준 레벨을 조정하여 데이터를 판별하도록 함으로써, 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하여 오류 없이 데이터를 수신하기 위한 데이터 수신 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 데이터 수신 장치에 있어서, 입력되는 데이터 신호의 레벨을 감시하거나 외부의 제어 명령에 따라 다수의 기준 레벨을 발생시키기 위한 기준 레벨 발생 수단; 입력 데이터와 상기 기준 레벨 발생 수단으로부터 전달받은 다수의 기준 레벨을 각각 비교하여 다수의 입력 데이터의 논리값을 결정하기 위한 비교 수단; 선택 제어 신호에 따라 상기 비교 수단으로부터의 다수의 입력 데이터의 논리값들 중 하나를 유효 논리값으로 선택하기 위한 선택 수단; 및 상기 선택 수단으로부터의 유효 논리값을 감시하여 그에 따른 선택 제어 신호를 상기 선택 수단으로 전송하여 유효 논리값 선택 과정을 제어하기 위한 선택 제어 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 데이터 수신 장치 등에 이용됨.
데이터 수신, 기준 레벨 조정, 논리값 결정, 선택 제어, 패턴 검사, 심볼간 간섭에 의한 타이밍 마진의 감소 보상

公开(公告)号：KR100564743B1

公开(公告)日：2006-03-27

申请号：KR1020020081386

申请日：2002-12-18

Applicant: 한국전자통신연구원

Inventor： 정태식 ,  이정희 ,  이범철

IPC: H04L12/28

CPC classification number: H04L49/101 ,  H04L49/3027 ,  H04L49/3045 ,  H04L49/552

Abstract: 다기능 스위치 패브릭 장치 및 그 제어 방법이 개시된다. 복수의 입력데이터 처리부는 외부로부터 제공되는 모드설정신호에 따라 입력되는 사용자 데이터를 복사, 분배, 또는 스위칭하여 출력한다. 스위치 패브릭부는 복수의 스위치를 구비하며, 모드설정신호에 따라 복수의 입력데이터 처리부로부터 입력되는 사용자 데이터를 선택적으로 출력한다. 복수의 출력데이터 처리부는 모드설정신호에 따라 스위치 패브릭부로부터 입력되는 사용자 데이터를 버퍼링, 스케줄링, 또는 다중화하여 출력한다. 제어부는 모드설정신호를 출력하여 복수의 입력데이터 처리부, 스위치 패브릭부, 및 복수의 출력데이터 처리부를 제어한다. 본 발명에 따르면, 동일한 형상을 가진 스위치 패브릭 장치로 각종 전달 방식에 효율적인 시스템들을 구현할 수 있으며, 하나의 스위치 패브릭 형상으로 각종 전달 방식을 효율적으로 구현할 수 있다.
스위치 패브릭, 버퍼링, 스케줄링, 다기능, 다중화

公开(公告)号：KR1020040054355A

公开(公告)日：2004-06-25

申请号：KR1020020081386

申请日：2002-12-18

Applicant: 한국전자통신연구원

Inventor： 정태식 ,  이정희 ,  이범철

IPC: H04L12/28

CPC classification number: H04L49/101 ,  H04L49/3027 ,  H04L49/3045 ,  H04L49/552

Abstract: PURPOSE: A multi-functional switch fabric apparatus and a control method thereof are provided to allow selection of performance and function of a switch fabric apparatus according an application field. CONSTITUTION: Entry data transmission processors(110-1-110-n) perform buffering, virtual output buffer queueing, scheduling, switching or demultiplexing on inputted user data. A transfer path and mode setting unit(112) copies, switches and distributes user data to a path or mode previously set by external controllers(140-1-140-n). Unit entry data transmission processors(114-1-114-n) perform buffering, virtual output buffer queueing, switching or demultiplexing function. A composite interconnection switch(120) switches data received from the entry data transmission processors(110-1-110-n) to exit data transmission processors(130-1-130-n). The exit data transmission processors(130-1-130-n) performs selecting, buffering, scheduling and multiplexing on data outputted from multiple interconnection switches(122-1-122-n) .

Abstract translation: 目的：提供一种多功能交换矩阵装置及其控制方法，用于根据应用领域选择交换结构装置的性能和功能。 条款：输入数据传输处理器（110-1-110-n）对输入的用户数据执行缓冲，虚拟输出缓冲器排队，调度，切换或解复用。 传送路径和模式设置单元（112）将用户数据复制，切换和分发到由外部控制器（140-1-140-n）预先设置的路径或模式。 单元输入数据传输处理器（114-1-114-n）执行缓冲，虚拟输出缓冲器排队，切换或解复用功能。 复合互连开关（120）将从入口数据发送处理器（110-1-110-n）接收的数据切换到退出数据发送处理器（130-1-130-n）。 退出数据发送处理器（130-1-130-n）对从多个互连交换机（122-1-122-n）输出的数据执行选择，缓冲，调度和复用。

公开(公告)号：KR100246603B1

公开(公告)日：2000-03-15

申请号：KR1019970055297

申请日：1997-10-27

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정태식 ,  김봉열 ,  최우영 ,  최은창

IPC: H03F3/45

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 차동 반전 증폭기 및 그를 이용한 차동 링 전압 제어 발진회로에 관한 것임.
2. 발명이 해결하고자하는 기술적 과제
본 발명은 종래의 차동 링 전압제어 발진회로가 갖는 단 수에 의한 최대 발진 주파수의 한계를 극복할 수 있는 새로운 구조의 차동 링 전압제어 발진회로를 제공하고자 함.
3. 발명의 해결 방법의 요지
본 발명은 입력된 전압신호를 차동 증폭하여 주파수를 각각 발진시키는 다수의 증폭 및 지연부를 구비한 주파수 발진수단; 및 주파수 발진수단으로부터 발진된 주파수들중 위상이 서로 상반되는 주파수를 차동증폭하기 위한 다수의 차동 증폭부를 구비한 주파수 차동 증폭수단을 포함함.
4. 발명의 중요한 용도
본 발명은 종래의 차동 링 전압제어 발진회로에 비해 보다 높은 발진 주파수를 얻을 수 있는 곳 등에 이용됨.

公开(公告)号：KR1019990033863A

公开(公告)日：1999-05-15

申请号：KR1019970055297

申请日：1997-10-27

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정태식 ,  김봉열 ,  최우영 ,  최은창

IPC: H03F3/45

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
2-입력 3-출력을 갖는 차동 반전 증폭기 및 그를 이용한 차동 링 전압 제어 발진회로
2. 발명이 해결하고자하는 기술적 과제
종래의 차동링 전압제어 발진회로가 갖는 단 수에 의한 최대 발진 주파수의 한계를 극복할 수 있는 새로운 구조의 차동링 전압제어 발진회로를 제공함에 목적이 있다.
3. 발명의 해결 방법의 요지
입력된 전압신호를 차동 증폭하여 주파수를 각각 발진시키는 다수의 증폭 및 지연부를 구비한 주파수 발진수단; 및 주파수 발진수단으로부터 발진된 주파수들 중 위상이 서로 상반되는 주파수를 차동증폭하기 위한 다수의 차동 증폭부를 포함하는 차동 링 전압 제어 발진회로를 제공한다.
4. 발명의 중요한 용도
종래의 차동링 전압제어 발진회로에 비해 보다 높은 발진 주파수를 얻을 수 있는 것임.

公开(公告)号：KR1020170126790A

公开(公告)日：2017-11-20

申请号：KR1020170048358

申请日：2017-04-14

Applicant: 한국전자통신연구원

Inventor： 류정동 ,  정태식

IPC: H04L12/24 ,  H04L12/851

Abstract: 이중노드상호연결기반보호절체에서운영자명령을이용하여보호절체를수행하는방법및 장치가개시된다. 개시된제2 종단노드의동작방법은보호도메인내 워킹경로및 보호경로중 어느하나를선택하는운영자명령을수신하고, 워킹경로에연결된제2 종단노드및 제3 종단노드를통해연결된인접보호도메인에서제2 종단노드및 제3 종단노드의고립상황에대한정보를수신하고, 고립상황에대한정보를이용하여제2 종단노드와연결할지여부를결정하고, 운영자명령및 제2 종단노드와연결할지여부에기초하여결정된경로로트래픽을전달하며, 제2 종단노드와연결할지여부를포함하는연결결정에대한정보를제2 종단노드로전달한다.

Abstract translation: 公开了一种用于在基于双节点互连的保护切换中使用操作员命令来执行保护切换的方法和设备。 公开的第二端节点的操作方法包括接收操作员命令以选择保护域内的工作路径或保护路径，并选择相邻保护域中的第二端节点和第二端节点 并使用孤立情况的信息确定是否连接到第二端节点，并确定是否连接操作员命令和第二端节点 并传递关于连接决定的信息，包括是否连接到第二端节点到第二端节点。

公开(公告)号：KR1020170045110A

公开(公告)日：2017-04-26

申请号：KR1020160124603

申请日：2016-09-28

Applicant: 한국전자통신연구원

Inventor： 류정동 ,  정태식 ,  전경규

IPC: H04L12/939 ,  H04L12/703

Abstract: 본발명은선형보호절체도메인연결방법으로, 워킹상호연결노드가워킹경로 i, 워킹경로 i+1 및쌍을이루는보호상호연결노드와연결된연결경로 i의장애유무를감시하여그 결과를상기보호상호연결노드에전송하는단계와, 상기보호상호연결노드가상기연결경로 i, 보호경로 i 및보호경로 i+1의장애유무를감시하고, 워킹경로 i 및워킹경로 i+1의장애유무정보와보호경로 i 및보호경로 i+1의장애유무정보를근거로사용자트래픽송수신경로를결정하고, 사용자트래픽송수신경로정보및 보호경로의장애유무정보에따라워킹경로제어정보및 보호경로제어정보를생성하고, 상기워킹경로제어정보를상기워킹상호연결노드에전송하는단계와, 상기보호상호연결노드가상기보호경로제어정보에따라보호경로 i, 보호경로 i+1 및연결경로 i 중두 개의경로만을연결하는단계를포함한다.

Abstract translation: 本发明涉及一种线性保护切换域连接方法，其中工作互连节点监视连接到工作路径i，工作路径i + 1和一对保护互连节点的连接路径i的存在或不存在， （I + 1），保护路径i和保护路径i + 1的保护路径i + 1和保护路径i + 1， i和保护路径i + 1，根据用户业务发送/接收路径信息和保护路径的失效/不存在信息生成工作路径控制信息和保护路径控制信息， 将工作路径控制信息发送给工作互联节点，并根据保护路径控制信息将保护互联节点仅连接到保护路径i，保护路径i + 1和连接路径i 包容 的。

公开(公告)号：KR101711616B1

公开(公告)日：2017-03-02

申请号：KR1020130033052

申请日：2013-03-27

Applicant: 한국전자통신연구원

Inventor： 정태식 ,  주범순

IPC: H04L12/931 ,  H04L12/24

CPC classification number: H04L49/45 ,  H04L49/40

Abstract: N+1 스위치이중화방식을사용하는스위칭시스템에서백플레인은샤시의중앙의상단과하단의반슬롯에실장되는복수의스위치카드와상기복수의스위치카드의양 옆으로상기샤시의상단과하단의반슬롯에실장되는복수의라인카드를상호연결한다. 이때각 라인카드와각 스위치카드에서일부의커넥터그룹을이용하여상기샤시의상단또는하단에서동일한위치의라인카드와스위치카드를상호연결하고, 나머지커넥터그룹을이용하여샤시의상단과하단에배치된라인카드와스위치카드를교차연결한다.

Abstract translation: 在使用N + 1开关冗余方法的开关系统中，背板连接安装在机架的中心的上端部的半槽部和下端部的多个开关卡和多条线 安装在多个开关卡两侧的底座的上端部和下端部的半槽内的卡。 在这种情况下，在每个线路卡和每个交换卡中，具有相同位置的线路卡和交换卡使用一些连接器组连接在机架的上端部分或下端部分中，线路卡和 设置在机架的上端部或下端部的开关卡交叉并使用剩余的连接器组进行连接。

公开(公告)号：KR101697390B1

公开(公告)日：2017-02-01

申请号：KR1020130034810

申请日：2013-03-29

Applicant: 한국전자통신연구원

Inventor： 김법중 ,  정태식 ,  주범순 ,  이종현

IPC: G06F15/163 ,  G06F15/80 ,  H04J3/06

CPC classification number: H04J3/0697 ,  H04J3/0667 ,  H04N21/4302

Abstract: 복수의프로세서와라인인터페이스를갖는데이터통신시스템의프로세서시각동기화장치및 그방법이개시된다. 본발명의일 실시예에따른프로세서시각동기화장치는외부장치와의시각메시지교환을통해외부장치와시스템간 시각차이를인식하여외부장치와시스템간 시각을동기화하는제1 로컬프로세서와, 외부장치와시각동기화된제1 로컬프로세서로부터상기외부장치와시스템간 시각차이를포함한시각정보를수신하고수신된시각정보를이용하여제1 로컬프로세서와시스템내부시각을동기화하는제2 로컬프로세서를포함한다.

Abstract translation: 一种包括多个处理器和线路接口的数据通信系统中的处理器时间同步装置和方法。 处理器时间同步装置包括：第一本地处理器，被配置为基于与外部设备交换的时间消息来识别外部设备与系统之间的时间差，并且同步外部设备与系统之间的时间;以及第二本地处理器 被配置为从与所述外部设备时间同步的所述第一本地处理器接收时间信息，所述时间信息包含所述外部设备和所述系统之间的时间差，并且使用所接收到的所述第一本地处理器与系统的内部时间同步 时间信息。