UV 센서 및 그 제조방법
    32.
    发明公开
    UV 센서 및 그 제조방법 有权
    紫外线传感器及其制造方法

    公开(公告)号:KR1020160021328A

    公开(公告)日:2016-02-25

    申请号:KR1020140105774

    申请日:2014-08-14

    CPC classification number: Y02P70/521 H01L31/09 H01L31/1032 H01L31/1864

    Abstract: UV 센서및 그제조방법을제공한다. UV 센서는기판, 상기기판상에위치하는제1 전극, 상기제1 전극상에위치하되, 절연체물질을포함하는절연체층, 상기절연체층상에위치하되, 산화물반도체를포함하는산화물반도체층및 상기산화물반도체층상에위치하는제2 전극을포함하고, 상기절연체층과상기산화물반도체층사이에서정류특성을갖고, UV 조사에따른제1 전극및 제2 전극사이의광전류변화를이용한다. 따라서, 산화물반도체와절연체층사이에일어나는정류효과를이용하여, UV 센서의 off-current를낮출수 있다.

    Abstract translation: 提供一种紫外线(UV)传感器及其制造方法。 UV传感器包括:基板; 位于所述基板上的第一电极; 绝缘体层,其位于所述第一电极上并且包括绝缘材料; 位于所述绝缘体层上且包含氧化物半导体的氧化物半导体层; 以及位于所述氧化物半导体上的第二电极。 UV传感器在绝缘体层和氧化物半导体层之间具有整流特性,并且使用由UV照射引起的第一和第二电极之间的光电流变化。 因此,本发明可以通过使用在氧化物半导体层和绝缘体层之间产生的整流效应来减少UV传感器的截止电流。

    향상된 전하 이동도를 가지는 박막 트랜지스터 및 이의 제조방법
    33.
    发明授权
    향상된 전하 이동도를 가지는 박막 트랜지스터 및 이의 제조방법 有权
    具有增强电荷载体移动性的薄膜晶体管及其制造方法

    公开(公告)号:KR101249091B1

    公开(公告)日:2013-04-02

    申请号:KR1020120020328

    申请日:2012-02-28

    Inventor: 최덕균 김명주

    CPC classification number: H01L29/78696 H01L29/06 H01L29/7869

    Abstract: PURPOSE: A thin film transistor with improved charge mobility and a manufacturing method thereof are provided to increase a field effect by forming a main active layer which is shorter than a channel. CONSTITUTION: A gate insulation layer(300) is formed on a gate electrode(200). A main active layer(400a) is formed on a part of the gate insulation layer. A sub active layer(400b) surrounds the front side of the main active layer. A source electrode(500) and a drain electrode(600) come in contact with both sides of the sub active layer. The carrier concentration of the main active layer is higher than the carrier concentration of the sub active layer. The main active layer is shorter than a channel.

    Abstract translation: 目的:提供一种具有改善的电荷迁移率的薄膜晶体管及其制造方法,通过形成比沟道短的主要有源层来增加场效应。 构成:在栅电极(200)上形成栅极绝缘层(300)。 在栅极绝缘层的一部分上形成有源层(400a)。 副有源层(400b)围绕主活性层的前侧。 源电极(500)和漏电极(600)与副有源层的两侧接触。 主活性层的载流子浓度高于副有源层的载流子浓度。 主要活性层比通道短。

    멀티 비트 강유전체 메모리 소자 및 그 제조방법
    34.
    发明授权
    멀티 비트 강유전체 메모리 소자 및 그 제조방법 失效
    多位铁电存储器件及其制造方法

    公开(公告)号:KR101003452B1

    公开(公告)日:2010-12-28

    申请号:KR1020080136306

    申请日:2008-12-30

    Inventor: 최덕균 김영배

    Abstract: 본 발명은 간단한 공정으로 제작이 가능하면서 멀티 비트가 명확히 구현되는 멀티 비트 강유전체 메모리 소자 및 그 제조방법에 관한 것이다. 본 발명에 따른 강유전체 메모리 소자는 하부 전극, 메모리층 및 상부 전극이 차례대로 적층되어 형성된다. 메모리층은 강유전층과 강유전층의 상부 및 하부 중 적어도 하나에 형성된 절연물 패턴을 구비한다.
    강유전체, 멀티 비트, PZT, FRAM

    비정질 박막의 결정화방법 및 이를 수행하기 위한 배선구조
    35.
    发明授权
    비정질 박막의 결정화방법 및 이를 수행하기 위한 배선구조 失效
    用于使非晶薄膜结晶的方法和用于进行该非晶薄膜的布线结构

    公开(公告)号:KR100971409B1

    公开(公告)日:2010-07-21

    申请号:KR1020080076761

    申请日:2008-08-06

    Abstract: 비정질 박막의 결정화방법 및 이를 수행하기 위한 배선구조가 개시된다. 본 발명에 따른 비정질 박막의 결정화를 위한 배선구조는 기본 유닛 2개가 상하방향으로 배열되는 1차 유닛으로부터 상기 기본 유닛 2
    n (n은 2 이상의 자연수)개가 상하방향으로 배열되는 n차 유닛으로 확장 배열 가능하다. 기본 유닛은 상하방향으로 나란히 배열된 비정질 박막을 포함하는 셀 2개를 구비한다. 그리고 2개의 셀의 일측을 연결시키는 (+)셀전극과 2개의 셀의 타측을 연결시키는 (-)셀전극을 구비한다. 1차 유닛은 2개의 기본 유닛의 (+)셀전극을 연결시키는 제1 (+)공통전극과 2개의 기본 유닛의 (-)셀전극을 연결시키는 제1 (-)공통전극을 구비한다. n차 유닛은 2개의 n-1차 유닛의 제n-1 (+)공통전극을 연결시키는 제n (+)공통전극과 n-1차 유닛의 제n-1 (-)공통전극을 연결시키는 제n (-)공통전극을 구비한다. 본 발명에 따르면, FALC 공정의 결정화를 위한 배선구조를 개선함으로써 매트릭스 형태로 배열된 모든 비정질 박막에 흐르는 전류밀도를 균일하게 할 수 있게 된다. 따라서 모든 비정질 박막의 균일한 결정화가 가능하게 된다.
    FALC, TFT-LCD, OLED, 전류밀도, 다결정 실리콘

    멀티 비트 강유전체 메모리 소자 및 그 제조방법
    36.
    发明公开
    멀티 비트 강유전체 메모리 소자 및 그 제조방법 失效
    多位电磁存储器件及其制造方法

    公开(公告)号:KR1020100078140A

    公开(公告)日:2010-07-08

    申请号:KR1020080136306

    申请日:2008-12-30

    Inventor: 최덕균 김영배

    CPC classification number: H01L27/1159 H01L21/28291 H01L27/11507

    Abstract: PURPOSE: A multi bit ferroelectric memory device and a manufacturing method thereof are provided to implement a multi bit by applying an electric field with different intensity according to the thickness of the insulation layer even though the same voltage is applied to a top electrode. CONSTITUTION: A multi-bit ferroelectric memory device comprises a bottom electrode, a top electrode(130), and a memory layer(120). The top electrode is formed on the bottom electrode. The memory layer is arranged between the top and bottom electrodes. The memory layer includes a ferroelectric layer and an insulation material pattern(121) on the upper or lower side of the ferroelectric layer. The insulation material pattern includes a first insulation unit with a first thickness and a second insulation unit with a second thickness.

    Abstract translation: 目的:提供一种多位铁电存储器件及其制造方法,即使施加相同的电压施加到顶部电极,也可以根据绝缘层的厚度施加具有不同强度的电场来实现多位。 构成:多位铁电存储器件包括底电极,顶电极(130)和存储层(120)。 顶部电极形成在底部电极上。 存储层布置在顶部和底部电极之间。 存储层包括强电介质层和在铁电层的上侧或下侧的绝缘材料图案(121)。 绝缘材料图案包括具有第一厚度的第一绝缘单元和具有第二厚度的第二绝缘单元。

    멀티 비트 비휘발성 메모리 소자
    37.
    发明公开
    멀티 비트 비휘발성 메모리 소자 失效
    多位非易失性存储器件

    公开(公告)号:KR1020100057345A

    公开(公告)日:2010-05-31

    申请号:KR1020080116346

    申请日:2008-11-21

    Inventor: 최덕균 김영배

    CPC classification number: H01L27/11568 B82Y10/00 H01L21/28282

    Abstract: PURPOSE: In order to etch a part of the control insulating layer or the tunneling insulation layer and it has the mutually different thickness the multi-bit non-volatile memory device forms. According to the thickness, the multi-bit is embodied with the differently applied electric field. CONSTITUTION: The tunneling insulation layer(120) is formed on the substrate(110). The charge trapping layer(130) is formed on the tunneling insulation layer. The control insulating layer(140) is formed on the charge trapping layer. The gate electrode(150) is formed on the control insulating layer. One part of the insulating layer is formed in order to have rest and mutually different thickness.

    Abstract translation: 目的:为了蚀刻控制绝缘层或隧道绝缘层的一部分,并且它具有形成多位非易失性存储器件的相互不同的厚度。 根据厚度,多比特体现为不同的电场。 构成:在衬底(110)上形成隧道绝缘层(120)。 电荷俘获层(130)形成在隧道绝缘层上。 控制绝缘层(140)形成在电荷俘获层上。 栅电极(150)形成在控制绝缘层上。 形成绝缘层的一部分以便具有休息和相互不同的厚度。

    태양 에너지를 이용한 발전장치
    38.
    发明公开
    태양 에너지를 이용한 발전장치 失效
    使用太阳能的发电装置

    公开(公告)号:KR1020100042521A

    公开(公告)日:2010-04-26

    申请号:KR1020080101707

    申请日:2008-10-16

    Inventor: 최덕균 김영배

    CPC classification number: Y02E10/50 H01L31/0525

    Abstract: PURPOSE: A power generating device using solar energy is provided to maximize generation efficiency by converting solar energy into electric energy through a thermoelectric converter and a photoelectric converter. CONSTITUTION: A photoelectric converter(100) changes solar energy into electric energy. An insulation/thermoelectric conductor(200) is formed between the photoelectric converter and the thermoelectric converter. The insulation/thermoelectric conductor electrically insulates the photoelectric converter and the thermoelectric converter and simultaneously conducts the solar energy to a thermoelectric converter(300). The thermoelectric converter converts the solar energy to the electric energy.

    Abstract translation: 目的:提供一种使用太阳能的发电装置,通过热电转换器和光电转换器将太阳能转换为电能来最大化发电效率。 构成:光电转换器(100)将太阳能转化为电能。 在光电转换器和热电转换器之间形成绝缘/热电导体(200)。 绝缘/热电导体将光电转换器和热电转换器电绝缘,同时将太阳能传导到热电转换器(300)。 热电转换器将太阳能转换为电能。

    비정질 박막의 결정화방법 및 이를 수행하기 위한 배선구조
    39.
    发明公开
    비정질 박막의 결정화방법 및 이를 수행하기 위한 배선구조 失效
    用于结晶非晶薄膜的方法和用于实施其的布线结构

    公开(公告)号:KR1020100018135A

    公开(公告)日:2010-02-17

    申请号:KR1020080076761

    申请日:2008-08-06

    Abstract: PURPOSE: A method for crystallizing an amorphous thin film and a wiring structure for performing the same is provided to allow the same electric current density to flow in each amorphous thin film by crystallizing the amorphous thin film in a matrix type using the FALC(Field Aided Lateral Crystallization) process. CONSTITUTION: A first unit in which two basic units(600) are arranged up and down for the can extend to a n-th(N is the natural number more than 2) unit in which basic units of n are arranged up and down. The basic unit comprises a cell(610) including the amorphous thin film side by side arranged to the upward and downward of 2. Also, the basic unit includes a cell electrode(630) connecting one side of the cell of 2 and a cell electrode(640) connecting the other side of the cell of 2 (-). The first unit comprises a first (+) common electrode connecting a (+) cell electrode of the basic unit of 2, and a first (-) common electrode connecting a (-) cell electrode of 2 basic units.

    Abstract translation: 目的:提供一种使非晶薄膜结晶的方法和用于进行该非晶薄膜的布线结构的方法,以通过使用FALC(场辅助)使矩阵型非晶薄膜结晶,使每个非晶薄膜中的电流密度相同 横向结晶)工艺。 构成:其中两个基本单元(600)上下布置的第一单元可以延伸到n的基本单元上下布置的第n个(N是大于2的自然数)单元。 基本单元包括并排配置为2的上下的非晶质薄膜的单元(610)。另外,基本单元包括连接单元的2侧的单元电极(630)和单元电极 (640)连接2( - )的单元的另一侧。 第一单元包括连接基本单元2的(+)单元电极和连接2个基本单元的( - )单元电极的第一( - )公共电极的第一(+)公共电极。

    도로표지 조성물 및 도로표지물 형성방법
    40.
    发明授权
    도로표지 조성물 및 도로표지물 형성방법 有权
    路面标志材料和路面标志方法

    公开(公告)号:KR100940492B1

    公开(公告)日:2010-02-04

    申请号:KR1020080039184

    申请日:2008-04-28

    Abstract: 도로표지 조성물 및 도로표지물 형성방법이 개시된다. 본 발명에 따른 도로표지 조성물은 도료와 산화물 비드를 포함하여 이루어지며, 도료 및 산화물 비드 중 적어도 하나가 소수성으로 이루어진다. 본 발명에 따른 도로표지물 형성방법은 도료와 산화물 비드를 포함하여 이루어지며 도료 및 산화물 비드 중 적어도 하나는 소수성인 도로표지 조성물을 생성하고, 상기 도로표지 조성물을 도색한다. 본 발명에 따르면, 소수성이 부여된 도료 및 산화물 비드로 이루어진 도로표지 조성물을 이용하여 도로표지물이 형성되므로 우천시에 수막현상을 억제할 수 있다. 따라서 우천시, 특히 야간 우천시에도 도로표지물의 가시성이 극대화되어 사고위험을 현저히 감소시킬 수 있다.

Patent Agency Ranking