公开(公告)号：DE102012216567A1

公开(公告)日：2013-04-04

申请号：DE102012216567

申请日：2012-09-17

Applicant: IBM

Inventor： GSCHWIND MICHAEL K ,  SALAPURA VALENTINA

IPC: G06F9/38 ,  G06F9/46

Abstract: Eine Mehrebenen-Registerhierarchie wird beschrieben, die einen Registerpool der ersten Ebene zum Cachespeicher-Zwischenspeichern (caching) von Registern aus einem Registerpool der zweiten Ebene in einem System aufweist, in welchem Programme architekturdefinierte Register dynamisch freigeben und wieder aktivieren können, so dass freigegebene architekturdefinierte Register nicht vom Prozessor aufrechterhalten zu werden brauchen, wobei der Prozessor auf Operanden aus dem Registerpool der ersten Ebene zugreift, wobei eine Letztverwendungs-Anweisung als eine Letztverwendung eines architekturdefinierten Registers vor seiner Freigabe aufweisend identifiziert wird, wobei das freiwerdende, letztmals verwendete architekturdefinierte Register die Mehrebenen-Registerhierarchie veranlasst, jede Entsprechung eines Eintrags zum letztmals verwendeten architekturdefinierten Register zu löschen.

公开(公告)号：RU2665306C2

公开(公告)日：2018-08-28

申请号：RU2016126977

申请日：2015-03-11

Applicant: IBM

Inventor： SHVARTS ERIK MARK ,  BUSABA FADI YUSUF ,  GSHVIND MIKHAEL KARL ,  SLEGEL TIMOTI ,  SALAPURA VALENTINA ,  DZHAKOBI KRISTIAN ,  KEJN III KHAROLD UEJD

IPC: G06F12/08

Abstract: Изобретениеотноситсяк технологиямсетевойсвязи. Техническийрезультатзаключаетсяв повышениискоростипередачиданных. Предложенмашиночитаемыйинформационныйноситель, накоторомзаписаныпрограммныекомандыдляреализациисогласующегопротокола. Устройствообработкиданныхсчитываетпрограммныекомандыдляпринужденияустройстваобработкиданныхк осуществлениюспособа, содержащего: отправкузапросанаданныек удаленномупроцессору, получениепроцессоромответаотудаленногопроцессора, причемответвключаетв себясостояниетранзакцииудаленнойтранзакциинаудаленномпроцессоре, идобавлениепроцессоромсостояниятранзакцииудаленнойтранзакциинаудаленномпроцессорев таблицуотслеживаниявзаимноговмешательствалокальныхтранзакций. 3 н. и 14 з.п. ф-лы, 18 ил., 4 табл.

公开(公告)号：SG11201606098YA

公开(公告)日：2016-08-30

申请号：SG11201606098Y

申请日：2015-03-11

Applicant: IBM

Inventor： SCHWARZ ERIC MARK ,  BUSABA FADI YUSUF ,  GSCHWIND MICHAEL KARL ,  SLEGEL TIMOTHY ,  SALAPURA VALENTINA ,  JACOBI CHRISTIAN ,  CAIN III HAROLD WADE

IPC: G06F12/08 ,  G06F9/38 ,  G06F9/46

Abstract: Embodiments relate to implementing a coherence protocol. An aspect includes sending a request for data to a remote processor and receiving by a processor a response from the remote processor. The response has a transaction status of a remote transaction on the remote processor. The processor adds the transaction status of the remote transaction on the remote processor in a local transaction interference tracking table.

公开(公告)号：GB2514043B

公开(公告)日：2015-06-17

申请号：GB201414519

申请日：2013-02-19

Applicant: IBM

Inventor： GSCHWIND MICHAEL KARL ,  SALAPURA VALENTINA

IPC: G06F9/30

公开(公告)号：DE112013001735T5

公开(公告)日：2015-02-26

申请号：DE112013001735

申请日：2013-02-19

Applicant: IBM

Inventor： GSCHWIND MICHAEL KARL ,  SALAPURA VALENTINA

IPC: G06F9/38

Abstract: Ein Computersystem zum Optimieren von Anweisungen enthält einen Prozessor, der eine Anweisungsausführungseinheit, die zum Ausführen von Anweisungen konfiguriert ist, eine Anweisungsoptimierungseinheit, die zum Optimieren von Anweisungen konfiguriert ist, und einen Speicher zum Speichern von Maschinenanweisungen beinhaltet, die durch die Anweisungsausführungseinheit ausgeführt werden sollen. Das Computersystem ist so konfiguriert, dass es ein Verfahren ausführt, das zum Ausführen eines Verfahrens konfiguriert ist, das Folgendes beinhaltet: Analysieren von Maschinenanweisungen aus einer durch die Anweisungsausführungseinheit auszuführenden Anweisungsfolge, wobei die Maschinenanweisungen eine Speicherladeanweisung und eine Datenverarbeitungsanweisung zum Ausführen einer Datenverarbeitungsfunktion auf der Grundlage der Speicherladeanweisung beinhalten, Feststellen, dass die Maschinenanweisungen zum Optimieren geeignet sind, Verbinden der Maschinenanweisungen zu einer einzigen optimierten internen Anweisung und Ausführen der einzigen optimierten internen Anweisung zum Ausführen einer Speicherladefunktion und einer Datenverarbeitungsfunktion, die der Speicherladeanweisung und der Datenverarbeitungsanweisung entsprechen.

公开(公告)号：DE102014108738A1

公开(公告)日：2014-12-31

申请号：DE102014108738

申请日：2014-06-23

Applicant: IBM

Inventor： GSCHWIND MICHAEL K ,  SALAPURA VALENTINA

IPC: G06F9/38

Abstract: Vorausschauendes Abrufen und Decodieren bei ausgewählten Rückkehranweisungen. Es wird eine Ermittlung dahingehend vorgenommen, ob eine Anweisung, die in einem Prozessor auszuführen ist, der in einem Pipelinesystem arbeitet, eine ausgewählte Rückkehranweisung ist, wobei der in einem Pipelinesystem arbeitende Prozessor eine Vielzahl von Phasen einschließlich einer Ausführungsphase aufweist. Auf der Grundlage dessen, dass es sich um die ausgewählte Rückkehranweisung handelt, Empfangen einer vorhergesagten Rückkehradresse aus einer Datenstruktur, wobei die vorhergesagte Rückkehradresse eine Adresse einer Anweisung ist, von der vorhergesagt wird, dass die Verarbeitung zu dieser zurückkehren soll. Außerdem wird auf der Grundlage dessen, dass es sich um die ausgewählte Rückkehranweisung handelt, ein Betriebszustand für die Anweisung an der vorhergesagten Rückkehradresse vorhergesagt. Die Anweisung wird an der vorhergesagten Rückkehradresse abgerufen, bevor die ausgewählte Rückkehranweisung die Ausführungsphase erreicht, und das Decodieren der abgerufenen Anweisung wird auf der Grundlage des vorhergesagten Betriebszustands ausgelöst.

公开(公告)号：GB2514044A

公开(公告)日：2014-11-12

申请号：GB201414520

申请日：2013-02-19

Applicant: IBM

Inventor： SALAPURA VALENTINA ,  GSCHWIND MICHAEL KARL

IPC: G06F9/30 ,  G06F9/38

Abstract: A computer system for optimizing instructions includes a processor including an instruction execution unit configured to execute instructions and an instruction optimization unit configured to optimize instructions and memory to store machine instructions to be executed by the instruction execution unit. The computer system is configured to perform a method including analyzing machine instructions from among a stream of instructions to be executed by the instruction execution unit, the machine instructions including a memory load instruction and a data processing instruction to perform a data processing function based on the memory load instruction, identifying the machine instructions as being eligible for optimization, merging the machine instructions into a single optimized internal instruction, and executing the single optimized internal instruction to perform a memory load function and a data processing function corresponding to the memory load instruction and the data processing instruction.

公开(公告)号：GB2510506A

公开(公告)日：2014-08-06

申请号：GB201406864

申请日：2012-10-01

Applicant: IBM

Inventor： GSCHWIND MICHAEL KARL ,  SALAPURA VALENTINA

IPC: G06F9/44

Abstract: Object code is generated from an internal representation that includes a plurality of source operands. The generating includes performing for each source operand in the internal representation determining whether a last use has occurred for the source operand. The determining includes accessing a data flow graph to determine whether all uses of a live range have been emitted. If it is determined that a last use has occurred for the source operand, an architected resource associated with the source operand is marked for last-use indication. A last-use indication is then generated for the architected resource. Instructions and the last-use indications are emitted into the object code.

公开(公告)号：DE102013205059A1

公开(公告)日：2013-10-02

申请号：DE102013205059

申请日：2013-03-21

Applicant: IBM

Inventor： GSCHWIND MICHAEL K ,  SALAPURA VALENTINA

IPC: G06F9/38

Abstract: Verfahren zum Durchführen von vordecodierzeitoptimierten Anweisungen zusammen mit Sequence Caching von vordecodierzeitoptimierten Anweisungen. Das Verfahren weist das Empfangen einer ersten Anweisung einer Anweisungssequenz und einer zweiten Anweisung der Anweisungssequenz sowie das Ermitteln, ob die erste Anweisung und die zweite Anweisung optimiert werden können, auf. Als Reaktion auf das Ermitteln, dass die erste Anweisung und die zweite Anweisung optimiert werden können, weist das Verfahren das Durchführen einer Vordecodieroptimierung an der Anweisungssequenz und das Erzeugen einer neuen zweiten Anweisung, wobei die neue zweite Anweisung nicht von einem Zieloperanden der ersten Anweisung abhängig ist, sowie das Speichern einer vordecodierten ersten Anweisung und einer vordecodierten neuen zweiten Anweisung in einem Anweisungs-Cachespeicher auf. Als Reaktion auf das Ermitteln, dass die erste Anweisung und die zweite Anweisung nicht optimiert werden können, weist das Verfahren das Speichern der vordecodierten ersten Anweisung und einer vordecodierten zweiten Anweisung in dem Anweisungs-Cachespeicher auf.

公开(公告)号：DE102013204420A1

公开(公告)日：2013-10-02

申请号：DE102013204420

申请日：2013-03-14

Applicant: IBM

Inventor： GSCHWIND MICHAEL K ,  SALAPURA VALENTINA

IPC: G06F9/312

Abstract: Ausführungsformen der Erfindung beziehen sich auf ein Computersystem zum Speichern einer internen Befehlsschleife in einem Schleifenpuffer. Das Computersystem beinhaltet einen Schleifenpuffer und einen Prozessor. Das Computersystem ist so konfiguriert, dass es ein Verfahren durchführt, das beinhaltet: Abrufen von Befehlen aus einem Speicher, um einen internen Befehl zu erzeugen, der ausgeführt wird, sowie Erkennen eines Anfangs einer ersten internen Befehlsschleife in den Befehlen, Feststellen, dass eine erste interne Befehlsschleife, die der ersten Befehlsschleife entspricht, nicht in dem Schleifenpuffer gespeichert ist, Abrufen der ersten Befehlsschleife, Optimieren von einem oder mehreren Befehlen, die der ersten Befehlsschleife entsprechen, um eine erste optimierte interne Befehlsschleife zu erzeugen, sowie Speichern der ersten optimierten internen Befehlsschleife in dem Schleifenpuffer auf der Grundlage der Feststellung, dass die erste interne Befehlsschleife nicht in dem Schleifenpuffer gespeichert ist.