中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

11 records (took 0.017 seconds)

    SELECTIVE DELAYING OF WRITE REQUESTS IN HARDWARE TRANSACTIONAL MEMORY SYSTEMS
    1.
    发明申请
    SELECTIVE DELAYING OF WRITE REQUESTS IN HARDWARE TRANSACTIONAL MEMORY SYSTEMS 审中-公开
    硬件事务存储器系统中写请求的选择性延迟

    公开(公告)号：WO2014039701A2

    公开(公告)日：2014-03-13

    申请号：PCT/US2013058298

    申请日：2013-09-05

    Applicant: IBM

    Inventor： BLUNDELL COLIN B ,  CAIN III HAROLD WADE ,  MOREIRA JOSE EDUARDO

    IPC: G06F12/08

    CPC classification number: G06F9/467

    Abstract: Techniques for conflict detection in hardware transactional memory (HTM) are provided. In one aspect, a method for detecting conflicts in HTM includes the following steps. Conflict detection is performed eagerly by setting read and write bits in a cache as transactions having read and write requests are made. A given one of the transactions is stalled when a conflict is detected whereby more than one of the transactions are accessing data in the cache in a conflicting way. An address of the conflicting data is placed in a predictor. The predictor is queried whenever the write requests are made to determine whether they correspond to entries in the predictor. A copy of the data corresponding to entries in the predictor is placed in a store buffer. The write bits in the cache are set and the copy of the data in the store buffer is merged in at transaction commit.

    Abstract translation: 提供硬件事务内存（HTM）冲突检测技术。 在一个方面，一种用于检测HTM中的冲突的方法包括以下步骤。 作为具有读取和写入请求的事务，通过在高速缓存中设置读取和写入位来热切地执行冲突检测。 当检测到冲突时，给定的一个事务处于停滞状态，即有多个事务以冲突的方式访问缓存中的数据。 冲突数据的地址放置在预测器中。 每当发出写入请求以确定它们是否对应于预测变量中的条目时，都会查询预测变量。 与预测变量中的条目相对应的数据的副本被放置在存储缓冲区中。 缓存中的写入位被设置，并且在事务提交时合并存储缓冲区中的数据副本。

    Verriegeln von Stromversorgungseinheiten
    3.
    发明专利
    Verriegeln von Stromversorgungseinheiten 未知

    公开(公告)号：DE112015001903B4

    公开(公告)日：2019-11-28

    申请号：DE112015001903

    申请日：2015-05-19

    Applicant: IBM

    Inventor： MOREIRA JOSE EDUARDO ,  CAIN III HAROLD WADE ,  DALY DAVID

    IPC: G06F1/28 ,  G06F1/16 ,  G06F1/26 ,  G06F3/06 ,  G06F11/07

    Abstract: Verfahren zum Verwalten einer oder mehrerer Komponenten (110; 210, 220; 300, 305, 310, 315; 525; 805, 810, 815) einer elektronischen Maschine (820), wobei das Verfahren aufweist:paralleles Verbinden (1000) einer oder mehrerer Komponenten mit der elektronischen Maschine, wobei jede Komponente eine Funktion für die eine oder mehrere elektronische Maschinen bereitstellt;Ermitteln (1010), ob die Komponenten ausgefallen sind;automatisches Verriegeln (1020) einer oder mehrerer der Komponenten mit der elektronischen Maschine, wenn die eine oder mehrere der Komponenten nicht ausgefallen sind, wobei das Verriegeln beinhaltet: Verwenden einer an jeder Komponente angebrachten Verriegelungseinheit (105; 215, 225; 700), die auf der Grundlage des Ermittlungsergebnisses selektiv zwischen einer Verriegelungsstellung und einer Freigabestellung wechselt, wobei durch das Verriegeln verhindert wird, dass die eine oder mehrere der Komponenten von der elektronischen Maschine getrennt werden; undautomatisches Freigeben (1030) der einen oder mehrerer der Komponenten von der elektronischen Maschine, wenn die eine oder mehrere der Komponenten ausgefallen sind, wobei das Freigeben ein Wechseln der Verriegelungseinheit in die Freigabestellung beinhaltet.

    Verriegeln von Stromversorgungseinheiten
    5.
    发明专利
    Verriegeln von Stromversorgungseinheiten 未知

    公开(公告)号：DE112015001903T5

    公开(公告)日：2017-02-02

    申请号：DE112015001903

    申请日：2015-05-19

    Applicant: IBM

    Inventor： MOREIRA JOSE EDUARDO ,  CAIN III HAROLD WADE ,  DALY DAVID

    IPC: G06F1/16 ,  G06F1/26 ,  G06F1/28 ,  G06F3/06

    Abstract: Es werden eine Vorrichtung, ein Verfahren und ein Computerprogrammprodukt zum Verwalten einer oder mehrerer Komponenten einer elektronischen Maschine bereitgestellt. Ein Benutzer verbindet parallel eine oder mehrere Komponenten mit einer elektronischen Maschine. Die elektronische Maschine ermittelt, ob die Komponenten ausgefallen sind. Eine an jeder Komponente angebrachte Verriegelungseinheit verriegelt automatisch eine oder mehrere der Komponenten mit der elektronischen Maschine, wenn die eine oder mehrere der Komponenten nicht ausgefallen sind. Die elektromagnetische Verriegelungseinheit gibt automatisch die eine oder mehrere der Komponenten von der elektronischen Maschine frei, wenn die eine oder mehrere der Komponenten ausgefallen sind.

    Wiederherstellen von Hardware-Transaktionen
    6.
    发明专利
    Wiederherstellen von Hardware-Transaktionen 未知

    公开(公告)号：DE112015000294T5

    公开(公告)日：2016-09-08

    申请号：DE112015000294

    申请日：2015-02-19

    Applicant: IBM

    Inventor： MICHAEL MAGED MILAD ,  GSCHWIND MICHAEL K ,  CAIN III HAROLD WADE ,  SALAPURA VALENTINA ,  SCHWARZ ERIC MARK

    IPC: G06F9/46

    Abstract: Ein Transaktionsspeichersystem stellt eine teilweise ausgeführte Hardware-Transaktion wieder her. Ein Prozessor des Transaktionsspeichersystems ermittelt Informationen über eine About-to-fail-Routine für die transaktionsorientierte Ausführung eines Codebereichs einer Hardware-Transaktion. Der Prozessor sichert Zustandsinformationen der Hardware-Transaktion, wobei die Zustandsinformationen verwendet werden können, um festzustellen, ob die Hardware-Transaktion wiederhergestellt oder abgebrochen werden soll. Der Prozessor erkennt während der transaktionsorientierten Ausführung der Hardware-Transaktion eine ”About-to-fail-Bedingung”. Der Prozessor führt auf der Grundlage des Erkennens die About-to-fail-Routine aus, wobei er die Informationen über die About-to-fail-Routine verwendet, wobei die About-to-fail-Routine feststellt, ob die Hardware-Transaktion wiederhergestellt oder abgebrochen werden soll.

    Priorisierung von Transaktionen
    9.
    发明专利
    Priorisierung von Transaktionen 未知

    公开(公告)号：DE112017000163T5

    公开(公告)日：2018-07-05

    申请号：DE112017000163

    申请日：2017-01-12

    Applicant: IBM

    Inventor： SCHWARZ ERIC MARK ,  BUSABA FADI YUSUF ,  GSCHWIND MICHAEL KARL ,  SLEGEL TIMOTHY ,  CAIN III HAROLD WADE ,  SALAPURA VALENTINA

    IPC: G06F9/46

    Abstract: Ein Verfahren, System und Computerprogrammprodukt werden zum Priorisieren von Transaktionen bereitgestellt. Ein Prozessor in einer Datenverarbeitungsumgebung initiiert die Ausführung einer Transaktion. Der Prozessor enthält einen transaktionsgebundenen Kern, und die Ausführung der Transaktion wird durch den transaktionsgebundenen Kern ausgeführt. Der Prozessor erhält gleichzeitig mit der Ausführung der Transaktion durch den transaktionsgebundenen Kern eine Angabe eines Konflikts zwischen der Transaktion und mindestens einer anderen Transaktion, die durch einen weiteren Kern in der Datenverarbeitungsumgebung ausgeführt wird. Der Prozessor bestimmt, ob der transaktionsgebundene Kern einen Indikator enthält, und auf Grundlage des Bestimmens, dass der transaktionsgebundene Kern einen Indikator enthält, ignoriert der Prozessor den Konflikt und verwendet den transaktionsgebundenen Kern, um die Ausführung der Transaktion abzuschließen.

Patent Agency Ranking