公开(公告)号：FR2969376B1

公开(公告)日：2013-09-27

申请号：FR1060639

申请日：2010-12-16

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC ,  CUZZOCREA JULIEN

IPC: H01L21/77 ,  H01L21/822

公开(公告)号：FR2980036A1

公开(公告)日：2013-03-15

申请号：FR1158081

申请日：2011-09-12

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC

IPC: H01L21/98 ,  H01L23/522

Abstract: Procédé de réalisation d'une structure intégrée tridimensionnelle, et structure correspondante, ledit procédé comprenant un collage direct de la face avant d'un premier circuit intégré (CI1) et de la face avant d'un deuxième circuit intégré (CI2), et une réalisation d'au moins une liaison traversante électriquement conductrice s'étendant entre une face non assemblée (BF11) du premier circuit intégré, opposée à sa face avant, et une ligne métallique (LM1) de la partie d'interconnexion d'un des deux circuits intégrés.

公开(公告)号：FR2978296A1

公开(公告)日：2013-01-25

申请号：FR1156559

申请日：2011-07-20

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC

IPC: H01L21/768 ,  H01L23/52

Abstract: Puce électronique comportant un substrat semi-conducteur (1), recouvert d'une couche isolante (4) comportant des niveaux métalliques d'interconnexions (3), et des piliers d'interconnexion (10) connectés auxdits niveaux métalliques d'interconnexion (3), lesdits piliers (110) formant des régions proéminentes (111) par rapport à la face supérieure de ladite couche isolante (4), et aptes à réaliser un contact électrique, dans lequel lesdits piliers (110) présentent une portion encastrée (115) dans un logement formé dans l'épaisseur d'au moins ladite couche isolante (4).

公开(公告)号：FR2970118A1

公开(公告)日：2012-07-06

申请号：FR1061355

申请日：2010-12-30

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC ,  CUZZOCREA JULIEN

IPC: H01L21/768

Abstract: Procédé de réalisation d'un moyen de connexion électrique d'une puce de circuits intégrés et puce de circuits intégrés comprenant une plaque de substrat et, sur une face avant de la plaque de substrat, des circuits intégrés et une couche intégrant un réseau avant d'interconnexion électrique, dans lesquels au moins un via local de connexion électrique (7a) en une matière conductrice de l'électricité, est formé dans un trou (8) de la plaque de substrat (2) et est reliée à une portion de connexion (9) dudit réseau d'interconnexion électrique ; un pilier de connexion électrique (16) en une matière conductrice de l'électricité, est formé sur une partie arrière du via de connexion électrique ; et une couche extérieure locale de protection (18) peut recouvrir au moins en partie le via de connexion électrique et le pilier de connexion électrique.

公开(公告)号：FR2969377A1

公开(公告)日：2012-06-22

申请号：FR1060640

申请日：2010-12-16

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC ,  CUZZOCREA JULIEN

IPC: H01L21/77 ,  H01L21/822

Abstract: Procédé de fabrication de puces de circuits intégrés, comprenant : réaliser des parties avant intégrées (10a) de puces de circuits intégrés dans des emplacements (13) d'une plaquette de substrat (10), lesdites parties avant présentant une face avant (19) ; monter une plaquette support (20) comprenant une face d'appui (22) au-dessus desdites parties avant, cette plaquette support comprenant au moins une couche superficielle d'affaiblissement (21) contre laquelle ladite face avant (19) est fixée par l'intermédiaire d'une couche de colle de maintien (23) ; réaliser des parties arrière intégrées (10b) des puces de circuits intégrés dans les emplacements (13) de la plaquette de substrat (10) ; et détruire ladite couche superficielle d'affaiblissement (21) de façon à démonter la plaquette support (20).

公开(公告)号：FR2990298A1

公开(公告)日：2013-11-08

申请号：FR1254117

申请日：2012-05-04

Applicant: ST MICROELECTRONICS SA

Inventor： CHAPELON LAURENT-LUC

IPC: H01L23/522 ,  H01L21/98

Abstract: Structure formée d'un empilement d'au moins une première structure semiconductrice sur une deuxième structure semi-conductrice, les première et deuxième structures semi-conductrices (1, 2) étant formées à partir d'au moins un premier et un deuxième substrat (20) respectivement, ladite structure comprenant : - une couche isolante (11, 21) entre les premier et deuxième substrats (20), ladite couche isolante (11, 21) comprenant des niveaux métalliques d'interconnexion (13, 23) reliant électriquement les premier et deuxième substrats (20) entre eux ; - au moins un pilier d'interconnexion (6) formé d'une première portion (60,) et d'une deuxième portion (61), ladite première portion (60) traversant une fraction de l'épaisseur de ladite couche isolante (11, 21) et toute l'épaisseur du deuxième substrat (20), et ladite deuxième portion (61) formant saillie par rapport à une deuxième face (211) du deuxième substrat (2), ledit pilier d'interconnexion (6) s'étendant à partir d'une zone conductrice d'un desdits niveaux métalliques d'interconnexion (13, 23), et ladite deuxième face (211) étant opposée à la face en contact avec ladite couche isolante (11, 21).